注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的多功能数字钟

  2. 数字钟的基本功能，包括详细的Verilog语言，还有一份Word报告

  3. 所属分类：硬件开发

    • 发布日期：2009-12-28
    • 文件大小：359424
    • 提供者：liyang87311

  1. Verilog 多功能数字钟程序

  2. 数字钟的分、时、秒模块编写，以及设置时钟功能，加闹钟功能

  3. 所属分类：专业指导

    • 发布日期：2010-04-16
    • 文件大小：1048576
    • 提供者：diaoyaning2010

  1. Verilog多功能数字钟的设计— 毕业设计VHDL

  2. Verilog多功能数字钟的设计— 毕业设计VHDL

  3. 所属分类：专业指导

    • 发布日期：2010-12-09
    • 文件大小：1048576
    • 提供者：ziyouren2008

  1. 基于VerilogHDL设计的多功能数字钟

  2. Verilog 语言描写的数字时钟 多功能

  3. 所属分类：专业指导

    • 发布日期：2010-12-24
    • 文件大小：128000
    • 提供者：blueskyrrg

  1. 基于Verilog HDL设计的多功能数字钟

  2. 本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。

  3. 所属分类：嵌入式

    • 发布日期：2011-02-22
    • 文件大小：124928
    • 提供者：zhlyz2003

  1. 多功能数字钟Verilog设计程序

  2. 多功能数字钟Verilog HDL语言设计程序以及该程序语言的注释

  3. 所属分类：其它

    • 发布日期：2011-04-30
    • 文件大小：17408
    • 提供者：mac1991

  1. 基于Verilog+HDL设计的多功能数字钟

  2. 基于Verilog HDL 语言 实现多功能数字时钟内含有程序

  3. 所属分类：电子商务

    • 发布日期：2011-06-16
    • 文件大小：373760
    • 提供者：jiejumeiyouni

  1. 多功能数字钟

  2. 基于DE0板的多功能数字钟，使用quartus软件编程，采用verilog语言

  3. 所属分类：C/C++

    • 发布日期：2011-10-20
    • 文件大小：2097152
    • 提供者：longbing16

  1. virilog语言编写多功能数字钟

  2. verilog编写多功能数字钟 实现闹钟，整点报时，时间调节，闹钟调节

  3. 所属分类：其它

    • 发布日期：2013-01-23
    • 文件大小：754688
    • 提供者：jeeyang

  1. 用Verilog语言编写的多功能数字钟

  2. 用Verilog语言编写的多功能数字钟 《数字电子技术课程设计》报告

  3. 所属分类：专业指导

    • 发布日期：2013-06-19
    • 文件大小：147456
    • 提供者：u011132877

  1. 多功能数字钟FPGA完整工程

  2. 多功能数字钟代码 基于Basys2实验板 ISE开发环境 verilog 编程语言 实验已经下载验证通过

  3. 所属分类：硬件开发

    • 发布日期：2013-12-22
    • 文件大小：588800
    • 提供者：u013248535

  1. 基于Verilog多功能数字钟电路设计

  2. 　　　多功能数字钟应该具有的功能有：显示时—分—秒、整点报时、小时和分钟可调等基本功能。整个钟表的工作应该是在1Hz信号的作用下进行，这样每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时，小时的范围为0~23时。

  3. 所属分类：嵌入式

    • 发布日期：2014-06-20
    • 文件大小：147456
    • 提供者：qq_16611251

  1. verilog多功能数字钟

  2. 完整齐全目 录 1、绪论 1 2、VERILOG HDL的基础知识 2.1 VERILOG HDL 概述 2 2.1.1 VERILOG HDL的发展历史 2 2.1.2 VERILOG HDL的主要功能 2 3、多功能数字钟的设计 8 3.1设计任务 8 3.2 多功能数字钟功能概述 10 3.3多功能数字钟系统框图 10 3.4详细功能及状态描述 3 3.5 参考模块设计 10 3.5．1 主控制模块maincontrol 10 3.3.2. 时间及其设置模块timepiece_main

  3. 所属分类：嵌入式

    • 发布日期：2014-07-10
    • 文件大小：606208
    • 提供者：clever_man

  1. 基于Xilinx FPGA的数字钟设计

  2. Verilog编写，多功能数字钟，具有基本显示，调时，电台报时和闹钟功能，分模块设计

  3. 所属分类：硬件开发

    • 发布日期：2015-01-01
    • 文件大小：490496
    • 提供者：yewen1993

  1. 基于Verilog HDL 设计的多功能数字钟

  2. 本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。

  3. 所属分类：硬件开发

  1. 多功能数字钟的设计实验报告

  2. 本文利用 Verilog HDL 语言的设计方法设计多功能数字钟，并通过 vivado 2016.3 完 成综合实现。此程序通过下载到 FPGA 芯片后，可应用于实际的数字钟显示中，实现了基本 的计时显示（时分到分秒的切换）和设置，调整时间，闹钟设置的功能。

  3. 所属分类：C/C++

  1. 基于FPGA用Verilog HDL语言实现的多功能数字钟

  2. 这是一个基于FPGA，用Verilog HDL语言实现的多功能数字钟，课程设计的项目。

  3. 所属分类：其它

    • 发布日期：2017-12-05
    • 文件大小：1048576
    • 提供者：rushierer

  1. 多功能数字钟

  2. 实现Verilog多功能数字钟，（1）完成VerilogHDL课件2例2.10的闰年判断程序设计，年号的四位数字应该用BCD码表示； （2）用VerilogHDL设计一个测试向量，用枚举方式产生激励信号，列举不少于10个典型年号，将被测模块的输出与正确的结果依次进行比对， 若无错误，TB输出如下形式： OK : input YEAR= 2001, output leap= 0 OK : input YEAR= 2000, output leap= 1 若有错误，TB输出形式如下格式对齐的运行信

  3. 所属分类：嵌入式

    • 发布日期：2018-10-15
    • 文件大小：1048576
    • 提供者：qq_41239152

  1. 基于FPGA的多功能时钟（verilog语言）.zip

  2. 基于FPGA的多功能时钟（verilog语言） 基于GX-SOC/SOPC专业级创新开发实验平台，实现以下功能 1 数字钟功能：可以显示时、分、秒。 2 调时功能：可以校正时间。 3 闹钟功能：能对设置的时间进行蜂鸣器提醒。 4 秒表功能：能对设置的时间进行倒计时。 5 日期设置功能：可以显示年月日并进行设置。

  3. 所属分类：硬件开发

    • 发布日期：2020-01-31
    • 文件大小：14680064
    • 提供者：qq_42816434

  1. FPGA实现多功能数字钟（Verilog）.rar

  2. 使用Verilog实现的多功能数字钟（时钟，闹钟（设置、闹钟音乐）、整点报时、秒表、数码管显示），包含所有的rtl主体代码，和testbench仿真代码。以及使用的fpga驱动beep演奏音乐的原理

  3. 所属分类：嵌入式

    • 发布日期：2020-06-15
    • 文件大小：669696
    • 提供者：weixin_39520719
« 12 »