注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字电路应届生笔试题大全

  2. 数字电路笔试题大全，常见的笔试题。 1、同步电路和异步电路的区别是什么？（仕兰微电子）

  3. 所属分类：专业指导

    • 发布日期：2010-03-28
    • 文件大小：20480
    • 提供者：meaote

  1. 跨越鸿沟_同步世界中的异步信号(中英文)

  2. FPGA设计中关于异步电路的同步问题，是经典之作。包括中英文两种版本。

  3. 所属分类：硬件开发

    • 发布日期：2010-09-23
    • 文件大小：349184
    • 提供者：regflyfox

  1. 华为同步电路设计规范

  2. 为了增加可编程逻辑器件电路工作的稳定性，一定要加强可编程逻辑器件设计的规范要求，要尽量 采用同步电路设计。对于设计中的异步电路，要给出不能转换为同步设计的原因，并对该部分异步电路 的工作可靠性(如时钟等信号上是否有毛刺，建立-保持时间是否满足要求等）作出分析判断，提供分析 报告

  3. 所属分类：硬件开发

    • 发布日期：2010-09-25
    • 文件大小：447488
    • 提供者：openmp_hn

  1. 异步时钟域设计经典论文

  2. 史上最经典的异步时钟域处理的论文，对跨时钟域的数据传输做了详细的讨论，对亚稳态现象及其处理方法做了详细介绍。

  3. 所属分类：专业指导

    • 发布日期：2010-11-17
    • 文件大小：178176
    • 提供者：bomanboge

  1. 异步电路fifo的研究与设计

  2. 充分演示异步电路FIFO的工作流程。 细述了异步电路FIFO的工作形式，以及仿真。

  3. 所属分类：其它

    • 发布日期：2011-07-07
    • 文件大小：2097152
    • 提供者：qianqunzhu

  1. 高速异步FIFO 的实现

  2. ic设计基础知识，典型模块设计 采用一种新颖的异步FIFO 设计方案,解决FPGA 多时钟系统中不同时钟域传输数据的问题。该 FIFO 实现方案比传统方式简单,工作速度频率高,如设计采用了Verilog HDL 硬件语言描述还具有良好的移植性

  3. 所属分类：专业指导

    • 发布日期：2012-04-20
    • 文件大小：103424
    • 提供者：zxp_mingren

  1. Verilog HDL异步设计与同步设计的时序分析

  2. （1） 理解亚稳态产生的物理意义 （2） 理解触发器本身的建立时间和保持时间以及异步复位恢复的概念 （3） 理解亚稳态恢复和同步寄存器的概念 （4） 理解组合逻辑的延迟产生的原理，掌握系统时钟频率的计算 （5） 理解并掌握时钟偏斜和抖动及其对时钟频率的影响 （6） 理解提高系统时钟频率的两种方法 （7） 了解False Path和多时钟周期的概念，知道使用False Path和多时钟周期进行时序约束。 （8） 理解并掌握芯片之间的时序接口设计 （9） 理解并掌握异步电路的设计方法

  3. 所属分类：硬件开发

    • 发布日期：2012-05-16
    • 文件大小：6291456
    • 提供者：sagatsagat

  1. 异步FIFO结构及FPGA设计.doc

  2. 摘要：首先介绍异步FIFO的概念、应用及其结构，然后分析实现异步FIFO的难点问题及其解决办法；在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现

  3. 所属分类：硬件开发

    • 发布日期：2012-09-01
    • 文件大小：129024
    • 提供者：nizhenniu2012

  1. 同步电路和异步电路区别

  2. 本文档详细描述了同步电路的概念和异步电路的概念以及两者之间的区别。

  3. 所属分类：硬件开发

    • 发布日期：2015-09-08
    • 文件大小：28672
    • 提供者：lightman123

  1. FPGA异步电路处理.pptx

  2. FPGA异步处理总结，包括快采慢慢采快，单bit多bit跨时钟域传输时的异步处理方法。

  3. 所属分类：嵌入式

    • 发布日期：2020-06-11
    • 文件大小：20971520
    • 提供者：qq_43445577

  1. 利用异步采样电路提高SRAM工艺FPGA的设计安全性

  2. 异步电路的竞争和险象问题所导致的不确定性，是数字电路设计中令人头疼的问题。但是，如果把这种不确定性应用在本安全方案中，同样可以困扰剽窃者，从而更有效地保护设计。为此，本文提出了利用异步采样电路的不确定性提高SRAM工艺FPGA设计安全性的方法，以提高系统的安全性。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：179200
    • 提供者：weixin_38635092

  1. 数字电路一些经典问答

  2. 1、什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么?     同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。     电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。由于异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性--因此近年来对异步电路研究增加快速，论文发表数以倍增，而Intel P

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：96256
    • 提供者：weixin_38674992

  1. 模拟技术中的数字电路一些常见问答

  2. 什么是同步逻辑和异步逻辑，同步电路和异步电路的区别是什么? 　　同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 　　电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。由于异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性--因此近年来对异步电路研究增加快速，论文发表数以倍增，而Intel Pentium

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：95232
    • 提供者：weixin_38554781

  1. 一种消除异步电路亚稳态的逻辑控制方法

  2. 亚稳态是异步电路和异步FIFO 设计中的常见问题,将异步信号同步化的几种常用方法虽能大大将降低亚稳态发生的概率, 但无法 根除! 亚稳态的发生。本文提出的半拍错位同步法!, 通过附加的带异步复位端的D 触发器和高频时钟, 将异步时钟分别同步到高频时钟的上升沿和下降沿, 使得过于接近的异步时钟在时间上拉开一定的间隔, 只要选择适当的延迟时间和高频时钟, 便能彻底消除亚稳态的发生, 在航天航空、军事等对要求高可靠数据传递的应用领域具有广阔的应用前景。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：205824
    • 提供者：weixin_38705699

  1. EDA/PLD中的异步FIFO结构及FPGA设计

  2. 摘要：首先介绍异步FIFO的概念、应用及其结构，然后分析实现异步FIFO的难点问题及其解决办法；在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。     关键词：异步电路 FIFO 亚稳态 格雷码 1 异步FIFO介绍 在现代的集成电路芯片中，随着设计规模的不断扩大，一个系统中往往含有数个时钟。多时钟域带来的一个问题就是，如何设计异步时钟之间的接口电路。异步FIFO（First In First Out）是解决这个问题一种简便、快捷的解决方案。使用异步FIFO可

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：264192
    • 提供者：weixin_38539705

  1. 基于异步FIFO实现不同时钟域间数据传递的设计

  2. 摘 要：数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题。本文通过采用异步FIFO的方式给出了这个问题的一种解决方法，并采用Verilog 硬件描述语言通过前仿真和逻辑综合完成设计。 关键词：异步FIFO；时钟域；Verilog引言当今集成电路设计的主导思想之一就是设计同步化，即对所有时钟控制器件(如触发器、RAM等)都采用同一个时钟来控制。但在实际的应用系统中，实现完全同步化的设计非常困难，很多情况下不可避免地要完成数据在不同时钟域间的传递(如高速模块和低速模块之间的数据交换)

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：83968
    • 提供者：weixin_38552305

  1. 基于部分确认的异步双轨编码电路的综合与优化

  2. 本文介绍了具有高时序鲁棒性水平的异步双轨编码电路的系统设计流程。 通过这种流程，可以将同步布尔网络转换为由所谓的双轨编码功能模块（DRFM）组成的异步对等网络。 目标异步电路中的每个双轨编码变量均得到部分确认，并且整个电路满足速度独立性要求。 翻译过程是在整数编程框架内制定的，并通过有效的算法来解决。 此外，还讨论了设计DRFM和表征其传播延迟的方法，以及用于目标异步电路性能分析的仿真技术。

  3. 所属分类：其它

    • 发布日期：2021-03-06
    • 文件大小：194560
    • 提供者：weixin_38685832

  1. fomu_async：FOMU上的异步电路！-源码

  2. fomu_async FOMU上的异步电路！

  3. 所属分类：其它

    • 发布日期：2021-02-21
    • 文件大小：21504
    • 提供者：weixin_42168902

  1. 异步：异步电路！！！！！！-源码

  2. 异步的 异步电路!!!!!!!!!!!!!!

  3. 所属分类：其它

    • 发布日期：2021-02-18
    • 文件大小：12288
    • 提供者：weixin_42113754

  1. IC设计常见的异步电路处理故障

  2. 0.引言 　　大四保研到实验室正好碰到师兄师姐们找工作，听到的一些面试常问的内容就是“跨时钟域”、”异步处理“、”异步FIFO“等。然而我看的一些经典的书籍都是这样说的”异步电路很难设计，全部使用同步技术进行设计，所有寄存器器使用一个全局时钟驱动“。可在实际项目中，我又发现现代芯片设计中很难只使用一个时钟，时钟分频逻辑、时钟选择多路器，除了多时钟，有时还必须在两个不同的时钟间传递数据。也就是异步电路处理问题（两个没有特定关系的时钟传递数据被认为是异步的）。”异步电路很复杂“会有很多设计的不确定

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：311296
    • 提供者：weixin_38506798
« 12 3 4 5 6 7 8 9 10 ... 43 »