注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA/CPLD数字电路设计经验分享

  2. FPGA/CPLD数字电路设计经验分享 1 数字电路设计中的几个基本概念： 1.1 建立时间和保持时间： 1.2 FPGA中的竞争和冒险现象 1.3 清除和置位信号 1.4 触发器和所存器： 2 FPGA/CPLD中的一些设计方法 2.1 FPGA设计中的同步设计 2.2 FPGA设计中的延时电路的产生： 2.3 如何提高系统的运行速度 2.5 寄存异步输入信号 2.6 FPGA/CPLD中的时钟设计

  3. 所属分类：硬件开发

    • 发布日期：2009-05-09
    • 文件大小：1048576
    • 提供者：olishuai

  1. SOC系统的时钟和复位电路

  2. 论文 首 先 介绍了电视的发展历史，说明了当前电视面临从模拟到数字的转 变，从而得到更高的分辨率和抗噪声信能，另外对目前的数字电视分类做了说明。 同时，对SOC技术做了简单的介绍，以此引出技术的发展已经提供了将信源解码 集成到一块芯片的可能。电路的设计目的是使用尽可能少的资源(对应芯片面积 和片外期间)实现整个系统对多时钟的需求。 论 文随 后 根据设计目的对系统架进行了详细的设计，引入一些关键电路模 块:DPLL、DDRCLOCK、Dlglta1Fracti。na1Divider，并对这些电

  3. 所属分类：嵌入式

    • 发布日期：2009-05-25
    • 文件大小：1048576
    • 提供者：elmingle

  1. 设计最优化的时钟电路

  2. 高速数字电路设计超越了简单的“1”与“0”的世界而进入模拟电路领域，避免传输线效应造成的系统故障是设计师们必须认真解决的问题。本文的目的是通过对49FCT3807与SDRAM的一驱一和一驱二时钟电路的SI（信号完整性）分析和参数的优化举例，使硬件设计工程师和PCB设计工程师了解在设计时需要考虑和注意之处。希望能够抛砖引玉。

  3. 所属分类：专业指导

    • 发布日期：2009-08-20
    • 文件大小：323584
    • 提供者：rikky5210

  1. DSP接口电路设计与编程

  2. 内容简介 本书以ADSP2106x、ADSP2116x系列高性能浮点DSP为主，介绍了以数字信号处理器(DSP)为核心的实时数字信号处理的系统设计，详细论述了DSP与多种外围接口电路的设计方法，包括各种存储器、模数和数模转换电路、异步串行接口、地址/数据复用总线、扩展I/O、CPCI总线，以及相关的软件编程和调试方法，还介绍了高速数字电路、数模混合电路的印制板设计方法。 本书面向通信、雷达和电子工程类领域的科研和工程设计人员以及相关专业的研究生和高年级本科生。 目录 第1章 DSP的结构和功能

  3. 所属分类：硬件开发

    • 发布日期：2009-09-26
    • 文件大小：10485760
    • 提供者：menglimin

  1. 数字逻辑与数字系统设计习题答案王永军 李景华

  2. 第一章 数字逻辑基础 作业及参考答案 （2008.9.25） P43 1-11 已知逻辑函数 ，试用真值表、卡诺图和逻辑图表示该函数。 解：（1）真值表表示如下： 输 入 输出 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 （2）卡诺图表示如下： 00 01 11 10 0 0 1 0 1 1 1 1 1 1 由卡诺图可得 ＝ （3）逻辑图表示如下： 1-12 用与非门和或非门实现下列函数，并画出

  3. 所属分类：C

    • 发布日期：2010-03-29
    • 文件大小：5242880
    • 提供者：cheerup8

  1. 数字钟的最终版设计.ms14

  2. 数字钟由信号发生器“时、分、秒”计数器，译码器及显示器，校时电路和整点报时电路组成。秒信号产生器是整个系统的时基信号，他直接决定计时系统的精度，一般用555或晶振电路构成的振荡器和分频器来实现，将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲，“分计数器”也是60进制的计数器，每累计60分，就会发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数，实现一天24小时的积累。

  3. 所属分类：软件测试

    • 发布日期：2020-06-10
    • 文件大小：423936
    • 提供者：weixin_45111746

  1. 数字系统的时钟电路设计

  2. 所有的数字电路都需要依靠时钟信号来使组件的运作同步，每单位时间内电路可运作的次数取决于时钟的频率，因此时钟运作的频率即被大家视为系统运作的性能指针。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：91136
    • 提供者：weixin_38661650

  1. ARM单片机的复位电路设计

  2. 无论在移动电话,高端手持仪器还是嵌入式系统,32 位单片机ARM 占据越来越多的份额,ARM 已成为事实的高端产品工业标准.由于ARM 高速,低功耗低,工作电压导致其噪声容限低,这是对数字电路极限的挑战,对电源的纹波,瞬态响应性能,时钟源的稳定度,电源监控可靠性等诸多方面也提出了更高的要求.ARM 监控技术是复杂并且非常重要的。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：46080
    • 提供者：weixin_38684335

  1. 高速数字系统中的信号完整性及实施方案

  2. 现在的高速数字系统的时钟频率可能高达数百兆Hz，其快斜率瞬变和极高的工作频率，以及很大的电路密集度，必将使得系统表现出与低速设计截然不同的行为，出现了信号完整性问题。

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：218112
    • 提供者：weixin_38548421

  1. 开关技术中的数字控制的开关电源设计

  2. 引言 　　在高功率因数校正AC/DC电路中广泛采用UC3842、UC3855A等专用控制芯片来实现功率因数校正，而在移相全桥DC/DC电路中广泛采用TL494、UC3875等专用电源芯片来驱动开关管，特定的电源芯片本身不可编程、可控性较差、难以扩展以及不易升级维修，同时电源芯片为模拟控制芯片，具有模拟电路难以克服的由温漂和老化所引起的误差，无法保证系统始终具有高精度和可靠性，克服以上缺点可采用数字控制器DSP代替传统的模拟控制芯片。目前数字处理（DSP）技术逐渐成熟，新一代DSP采用哈佛结构、

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：388096
    • 提供者：weixin_38667403

  1. 电源技术中的高速数字电路电源系统的电磁兼容研究

  2. 随着实时信号处理的速率不断加快，数字电路系统的时钟频率也随之增加。同时，半导体工艺的改进，也使得电路系统中信号边沿速率提升到ns级甚至更高的级别。快速的信号边沿变化使得电路信号产生振铃、反射、串扰、地弹等许多信号完整性问题。而且，这个问题越来越严重。随着电路中器件和芯片工作环境的恶化，电源受到的影响非常严重，电源系统的电磁兼容性设计变得更加富有挑战性。研究电源系统的电磁兼容性设计非常有必要而且非常紧迫。 　　电磁兼容的相关知识 　　国家标准GB/T4765—1995《电磁兼容术语》对电磁兼容

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：181248
    • 提供者：weixin_38538585

  1. PCB技术中的高速电路设计面临的问题

  2. 伴随着半导体技术的快速发展，时钟频率越来越高。目前，超过一半的数字系统的时钟频率高于100 MHz。另—方面，从半导体芯片封装的发展来看，芯片体积越来越小、集成度越来越高、引脚数越来越多。所以，在当今的电路设计领域，电路系统正朝着大规模、小体积、高速度、高密度的方向飞速发展。这样就带来了一个问题，即芯片的体积减小导致电路的布局、布线很困难，而信号的频率还在逐年增高，边沿速率越来越快，PCB上的电磁现象更复杂，适用于低速电路的电路理论知识（如基尔霍夫电压／电流定律）可能己失去作用。此外，电子设备越

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：36864
    • 提供者：weixin_38710198

  1. PCB技术中的高速电路与射频电路的区别

  2. 什么是射频电路？随着频率的升高，相应的电磁波波长变得可与分立电路元件的尺寸相比拟时，电路上的导线、电阻、电容和电感这些元件的电响应开始偏移其理想频率特性。一般将射频定义在30 MHz～4 GHz频段，比射频高的频率称为微波。 　　一个数字系统的时钟频率本身可能很高，已经处于射频范围内，或者其时钟频率不够高，但其谐波频率却落在射频范围内。所以，一个高速系统，因其信号存在高频成分，电路上的元件呈现分布参数特性，互连系统表现出传输线效应。所以，在设计高速电路时，应具备射频微波知识是很有必要的。 　

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：34816
    • 提供者：weixin_38725086

  1. 欧胜扩大用于录音系统的高输入电压模拟数字转换器产品范围

  2. 欧胜微电子公司(Wolfson Microelectronics plc)日前发布了一种新型高输入电压模数转换器(ADC)，它具有扩展了的时钟电路，能适应更广范围的主机处理器。 　　欧胜WM8781对现有WM8782进行了完善，WM8782是市场上最早的能直接接收2Vrms的模拟输入信号的模数转换器。欧胜WM8781为可记录的媒体应用（如DVD播放器、个人视频录像机、机顶盒和演播室的音频处理设备）提供了低成本的、立体声和高性能的音频模数转换器。欧胜设计了专门的方案，通过使用最少的外部器件数

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：77824
    • 提供者：weixin_38684328

  1. 单片机与DSP中的高速数字系统中的信号完整性及实施方案

  2. 摘要：描述了高速数学电路中典型的信号完整性问题，分析了各种破坏信号完整性的原因及解决方案，并结合一个实际的高速DSP系统，阐述实现信号完整性的具体方法。 关键词：信号完整性 端接 DSP系统现在的高速数字系统的时钟频率可能高达数百兆Hz，其快斜率瞬变和极高的工作频率，以及很大的电路密集度，必将使得系统表现出与低速设计截然不同的行为，出现了信号完整性问题。破坏了信号完整性将直接导致信号失真、定时错误，以及产生不正确数据、地址和控制信号，从而造成系统误工作甚至导致系统崩溃。因此，信号完整性问题

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：106496
    • 提供者：weixin_38666208

  1. 高速数字系统中信号完整性及实施方案

  2. 摘要：描述了高速数字电路中典型的信号完整性问题，分析了各种破坏信号完整性的原因及解决方案，并结合一个实际的高速DSP系统，阐述实现信号完整性的具体方法。关键词：信号完整性　端接　DSP系统   现在的高速数字系统的时钟频率可能高达数百兆Hz，其快斜率瞬变和极高的工作频率，以及很大的电路密集度，必将使得系统表现出与低速设计截然不同的行为，出现了信号完整性问题。破坏了信号完整性将直接导致信号失真、定时错误，以及产生不正确数据、地址和控制信号，从而造成系统误工作甚至导致系统崩溃。因此，信号

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：204800
    • 提供者：weixin_38676058

  1. 电脑主机板上时钟电路设计

  2. 所有的数字电路都需要依靠时钟信号来使组件的运作同步，每单位时间内电路可运作的次数取决于时钟的频率，因此时钟运作的频率即被大家视为系统运作的性能指针。 主机板时钟电路的需求---   熟悉硬件的读者应该都知道，主机板上处理器、芯片组和主存储器等几个主要的组件各有其工作时钟，中央处理器CPU的外部频率依照摩尔定律不断提高，随着英特尔与AMD在近期推出多款新的处理器，200MHz外频的时代也正式来临(CPU上标示的工作速度为处理器内频，是以外频乘以倍频产生，并不由主机板时钟电路直接提供)。处理器和

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：96256
    • 提供者：weixin_38656064

  1. 电脑主机板上时钟电路设计(图)

  2. 所有的数字电路都需要依靠时钟信号来使组件的运作同步，每单位时间内电路可运作的次数取决于时钟的频率，因此时钟运作的频率即被大家视为系统运作的性能指针。 主机板时钟电路的需求---熟悉硬件的读者应该都知道，主机板上处理器、芯片组和主存储器等几个主要的组件各有其工作时钟，中央处理器CPU的外部频率依照摩尔定律不断提高，随着英特尔与AMD在近期推出多款新的处理器，200MHz外频的时代也正式来临(CPU上标示的工作速度为处理器内频，是以外频乘以倍频产生，并不由主机板时钟电路直接提供)。处理器和北桥芯

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：96256
    • 提供者：weixin_38590775

  1.  基于USB2.0的高速高精度数据采集系统数字后端相关电路设计

  2. 为了满足数据采集系统对输入信号的高速高精度采集，本文重点介绍了数字后端、时钟电路、电源电路的设计，深入的研究了影响数据采集精度、电路稳定性的关键技术，给出了数字电路、时钟电路和电源电路的详细设计。系统已经设计完成，并已成功地应用到型号工程中。

  3. 所属分类：其它

    • 发布日期：2021-01-30
    • 文件大小：1048576
    • 提供者：weixin_38534344

  1. 高速电路设计面临的问题

  2. 伴随着半导体技术的快速发展，时钟频率越来越高。目前，超过一半的数字系统的时钟频率高于100 MHz。另—方面，从半导体芯片封装的发展来看，芯片体积越来越小、集成度越来越高、引脚数越来越多。所以，在当今的电路设计领域，电路系统正朝着大规模、小体积、高速度、高密度的方向飞速发展。这样就带来了一个问题，即芯片的体积减小导致电路的布局、布线很困难，而信号的频率还在逐年增高，边沿速率越来越快，PCB上的电磁现象更复杂，适用于低速电路的电路理论知识（如基尔霍夫电压／电流定律）可能己失去作用。此外，电子设备越

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：33792
    • 提供者：weixin_38720997
« 12 3 4 5 6 7 8 9 10 ... 26 »