注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. pic单片机片内资源应用开发C源程序

  2. pic单片机片内模块开发应用源程序，C语言编写。具有较好的通用性

  3. 所属分类：C

    • 发布日期：2009-12-12
    • 文件大小：194560
    • 提供者：xlfd1

  1. TMS320X2812 DSP学习资料之片内资源、存储器映射以及CMD文件的编写

  2. 在今天的课程中，我们将带领大家一起学习2812的片内资源，初步了解它究竟有哪些本事，能拿来干些什么，然后一起了解2812存储器的结构，统一编址的方式、存储器映射关系，并重点分析CMD文件，以期望消除大家对CMD文件的迷惑，在自己编写程序的时候会修改CMD文件中的部分内容，从而满足自己设计时的需求。

  3. 所属分类：硬件开发

    • 发布日期：2010-03-19
    • 文件大小：973824
    • 提供者：romance89

  1. 2812片内资源介绍

  2. 2812的片内资源介绍，含怎么掌握的方法和例程，方便学习

  3. 所属分类：专业指导

    • 发布日期：2011-03-04
    • 文件大小：973824
    • 提供者：xujianjoy

  1. 2812的片内资源、存储器映射以及CMD文件的编写

  2. 2812的片内资源、存储器映射以及CMD文件的编写 请阅读。

  3. 所属分类：硬件开发

    • 发布日期：2011-04-26
    • 文件大小：973824
    • 提供者：georon

  1. 赛灵思spartan6系列片内资源设计指导

  2. 赛灵思spartan6系列片内资源设计指导

  3. 所属分类：硬件开发

    • 发布日期：2011-07-29
    • 文件大小：2097152
    • 提供者：Chandler_Chang

  1. F2812的片内资源、存储器及CMD文件的编写

  2. F2812是32位的高性能的定点芯片，他采用高性能的静态CMOS技术，最高有150M的时钟频率

  3. 所属分类：硬件开发

    • 发布日期：2011-10-09
    • 文件大小：973824
    • 提供者：liujikui2007

  1. 一个适用片内资源较小的单片机的文件系统

  2. 一个适用片内资源较小的单片机的文件系统，fatfs的简化版 Petit FATFS。压缩包内有文件系统源代码，移植例程，移植教程。适合向arm过渡

  3. 所属分类：C

    • 发布日期：2012-02-28
    • 文件大小：365568
    • 提供者：q755160170

  1. 毕业论文-基于PIC16F753片内资源的正激变换器的实现.doc

  2. 毕业论文：基于PIC16F753片内资源的正激变换器的实现。 以单片机芯片PIC16F753为控制的核心，对有源钳位正激变换电路的占空比进行控制，构成一个闭环控制系统，整个电路由源钳位正激变换主电路和以PIC16F753芯片为中心的控制电路构成。

  3. 所属分类：互联网

    • 发布日期：2020-04-22
    • 文件大小：425984
    • 提供者：baidu_27414099

  1. 基于CPLD的片内环形振荡器的设计方案

  2. 本文介绍一种通用的基于CPLD的片内振荡器设计方法，它基于环形振荡器原理，只占用片上普通逻辑资源(LE)，无需使用专用逻辑资源(如MaxII中的UFM)，从而提高了芯片的资源利用率；振荡频率可在一定范围内调整，振荡输出可以驱动内部逻辑和外部器件引脚。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：143360
    • 提供者：weixin_38548231

  1. 基于FPGA的块存储器资源功能验证及实现

  2. 可编程逻辑阵列由于具备片内资源丰富、灵活、可重构等特点在数字信号处理、硬件加速及芯片原型验证中具有广泛的应用。块存储器作为可编程逻辑阵列中的重要片内资源，具备高速及大容量的特点。为了解决高速块存储资源功能验证时序约束要求高等不足，设计了采用跨时钟域的高速块存储器资源功能验证方法，并基于可编程逻辑阵列进行了功能仿真验证。实验结果表明，该方法能够满足640 MHz的高速块存储器资源验证需求，并且具备模块化的特点，能够方便地对大容量块存储器资源进行测试验证。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：456704
    • 提供者：weixin_38715721

  1. 嵌入式系统/ARM技术中的ARM片外FIash存储器IAP解决方案

  2. 0 引 言 　　以ARM芯片为处理器核的嵌入式应用系统，以其小体积、低功耗、低成本、高性能、丰富的片内资源以及对操作系统的广泛支持，得到了人们越来越多的青睐。在应用编程IAP(InApplicatAion Program)就是这样的自修改程序。它先在RAM存储器中写人数据值，然后使PC指向该存储段，把该段作为程序段来执行。很多ARM7芯片自带IAP处理器，应用其自带的IAP处理器可以方便地对其片内集成的Flash存储器进行在应用编程，但几乎所有的ARM核芯片均不支持片外IAP处理，因为片外Fl

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：113664
    • 提供者：weixin_38555019

  1. 可实现快速锁定的FPGA片内延时锁相环设计

  2. 微电子技术的持续发展使得FPGA具有更高的系统集成度和工作频率。系统性能较大程度上决定于系统的时钟延迟和偏斜。由于FPGA具有丰富的可编程逻辑资源及时钟网络，随之而来的时钟延迟问题使得用户设计的性能大打折扣。FPGA中的DLL模块可提供零传播延时，消除时钟偏斜，从而进一步提高了FPGA的性能和设计的灵活性。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：156672
    • 提供者：weixin_38684328

  1. ARM片外Flash存储器IAP解决办法

  2. 以ARM芯片为处理器核的嵌入式应用系统，以其小体积、低功耗、低成本、高性能、丰富的片内资源以及对操作系统的广泛支持，得到了人们越来越多的青睐。在应用编程IAP就是这样的自修改程序。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：117760
    • 提供者：weixin_38631401

  1. 基于CPLD的片内环形振荡器的设计方案

  2. 基于CPLD的片内环形振荡器的设计方案,本文介绍一种通用的基于CPLD的片内振荡器设计方法，它基于环形振荡器原理，只占用片上普通逻辑资源(LE)，无需使用专用逻辑资源(如MaxII中的UFM)，从而提高了芯片的资源利用率；振荡频率可在一定范围内调整，振荡输出

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：171008
    • 提供者：weixin_38537968

  1. 基于CPLD的片内环形振荡器的设计方案

  2. 本文介绍一种通用的基于CPLD的片内振荡器设计方法，它基于环形振荡器原理，只占用片上普通逻辑资源(LE)，无需使用专用逻辑资源(如MaxII中的UFM)，从而提高了芯片的资源利用率；振荡频率可在一定范围内调整，振荡输出可以驱动内部逻辑和外部器件引脚。本设计有较大的通用性，可方便地在不同CPLD器件间移植，使一些基于CPLD的片上系统(SoC)设计无需使用外部时钟信号源，从而降低设计成本和难度，增加系统集成度。通过在Altera公司的MAX7000系列EMP7128LC84-15芯片上的实验说明实

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：162816
    • 提供者：weixin_38692631

  1. EDA/PLD中的可实现快速锁定的FPGA片内延时锁相环设计

  2. 微电子技术的持续发展使得FPGA具有更高的系统集成度和工作频率。系统性能较大程度上决定于系统的时钟延迟和偏斜。由于FPGA具有丰富的可编程逻辑资源及时钟网络，随之而来的时钟延迟问题使得用户设计的性能大打折扣。FPGA中的DLL模块可提供零传播延时，消除时钟偏斜，从而进一步提高了FPGA的性能和设计的灵活性。 　　PLL是常用的时钟管理电路，主要是基于模拟电路设计实现的，而DLL主要是基于数字电路设计实现的。虽然在时钟综合能力上比PLL差，但由于具有设计仿真周期短，抗干扰性强，以及工艺可移植等特

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：285696
    • 提供者：weixin_38741531

  1. 片内时钟的设计

  2. Xilinx可编程逻辑器件的全局时钟为时钟分配树的结构，如下图所示。 　　图 可编程逻辑器件的时钟分配树结构 　　FPGA内部的时钟分为多个区域(某些高端的FPGA)或分为4个象限(某些低端的FPGA)，在这个区域或象限内有特定多的时钟能够驱动寄存器和RAM的时钟端。另外，在树干上有专用的时钟线将进入这些区域和象限的时钟连接起来。 　　1．全局时钟树和全局时钟缓冲器 　　全局时钟网络是一个很长且扇出也很大的网络，所以一定不是最短的路径。它会有相对较大的延时，其优点在于Skew很小。即

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：107520
    • 提供者：weixin_38610573

  1. 片外Flash存储器IAP的一种方案

  2. 片外Flash存储器IAP的一种方案 中国人民解放军防空兵指挥学院 刘忆辉 魏银库 邹程 张军伟 引言 以ARM芯片为处理器核的嵌入式应用系统，以其小体积、低功耗、低成本、高性能、丰富的片内资源以及对操作系统的广泛支持，得到了人们越来越多的青睐。包括工业控制领域、无线通信领域、网络应用、消费电子、成像和安全产品等，如今，AR

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：100352
    • 提供者：weixin_38616330

  1. 一种片外Flash存储器IAP的方案

  2. 引言               以ARM芯片为处理器核的嵌入式应用系统，以其小体积、低功耗、低成本、高性能、丰富的片内资源以及对操作系统的广泛支持，得到了人们越来越多的青睐。包括工业控制领域、无线通信领域、网络应用、消费电子、成像和安全产品等，如今，ARM微处理器及嵌入式技术的应用几乎已经渗透到了各个领域。其中，ARM7作为ARM微处理器系列中的一员，是低功耗的32位RISC处理器。       Samsung公司的S3C4510B、Philips公司的LPC20XX、LPC21XX、LPC2

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：134144
    • 提供者：weixin_38610070

  1. EDA/PLD中的基于CPLD的片内振荡器设计

  2. 在绝大部分数字系统设计中，时钟是不可或缺的部分，通常采用外接有源或者无源振荡器来提供时钟信号。外接时钟的优点是性能稳定，设计简便；缺点是会增加电路板面积，而且高频设计时对电路板布线和加工的要求比较严格，可能增加系统成本和设计难度。基于可编程逻辑器件FPGA／CPLD的设计提供了另外一种选择，即采用片内的可编程资源实现振荡器功能。这种设计可以将振荡部分同时集成到FPGA／CPLD中，减少了外部资源的使用。 环形振荡器是最简单的振荡器设计方法，在分立器件和专用集成电路(ASIC)设计中一直受到关

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：88064
    • 提供者：weixin_38620099
« 12 3 4 5 6 7 8 9 10 ... 22 »