注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 常见的硬件笔试面试题目1

  2. 硬件笔试面试建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。见图1。 如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。 如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 图1 建立时间和保持时间示意图 2什么是竞争与冒险现象？怎样判断？如何消除？ 在组

  3. 所属分类：嵌入式

    • 发布日期：2010-01-13
    • 文件大小：36864
    • 提供者：zhu20082008zhu

  1. 数字逻辑与数字系统设计习题答案王永军 李景华

  2. 第一章 数字逻辑基础 作业及参考答案 （2008.9.25） P43 1-11 已知逻辑函数 ，试用真值表、卡诺图和逻辑图表示该函数。 解：（1）真值表表示如下： 输 入 输出 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 （2）卡诺图表示如下： 00 01 11 10 0 0 1 0 1 1 1 1 1 1 由卡诺图可得 ＝ （3）逻辑图表示如下： 1-12 用与非门和或非门实现下列函数，并画出

  3. 所属分类：C

    • 发布日期：2010-03-29
    • 文件大小：5242880
    • 提供者：cheerup8

  1. 超高概率硬件工程师笔试题

  2. 硬件笔试题 模拟电路 1、基尔霍夫定理的内容是什么？ 基尔霍夫定律包括电流定律和电压定律 电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。 电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出

  3. 所属分类：专业指导

    • 发布日期：2012-03-27
    • 文件大小：102400
    • 提供者：huangshuisheng

  1. 硬件工程师面试题集

  2. 硬件工程师面试题集 ---Real_Yamede 1、下面是一些基本的数字电路知识问题，请简要回答之。 (1) 什么是 Setup和 Hold 时间？ 答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳 定不变的时间。输入数据信 号应提前时钟上升沿(如上升沿有效)T 时间到达芯片，这个T 就是建立时间通常所说的 SetupTime。如不满足 Setup Time，这个数据就不能被

  3. 所属分类：电信

    • 发布日期：2012-11-09
    • 文件大小：1048576
    • 提供者：david19940424

  1. 数字电子技术

  2. 组合逻辑电路的基本知识及设计 包含：概述、组合逻辑电路的分析方法与设计方法、常用组合逻辑电路、组合逻辑电路的竞争冒险等等

  3. 所属分类：专业指导

    • 发布日期：2013-06-21
    • 文件大小：352256
    • 提供者：u011150822

  1. 电子类各大公司的笔试题

  2. 数字电路 1、同步电路和异步电路的区别是什么？（仕兰微电子） 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。 4、什么是Setup和Holdup时间？（汉王笔试） 5、setup和holdup时

  3. 所属分类：其它

    • 发布日期：2014-04-04
    • 文件大小：96256
    • 提供者：u014546588

  1. 基于EWB的组合逻辑电路竞争冒险研究

  2. 基于EWB的组合逻辑电路竞争冒险研究，林文剑，王劲松， 本文通过组合逻辑电路竞争冒险现象的理论与例子，针对组合逻辑电路中竞争冒险现象，介绍了竞争冒险现象的概念，同时分析了竞争

  3. 所属分类：其它

    • 发布日期：2020-01-19
    • 文件大小：301056
    • 提供者：weixin_38669674

  1. 模电 数电 单片机笔试及面试问题.pdf

  2. 该文档包括数电、模电、单片机、计算机原理等笔试问题，还讲解了关于面试的问题该如何解答，对大家有一定的帮助电流放大就是只考虑输岀电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 一些仪器进行识别(如生物电子),就需要做电流放大 功率放大就是考虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已。 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极

  3. 所属分类：嵌入式

    • 发布日期：2019-10-12
    • 文件大小：664576
    • 提供者：fromnewword

  1. 模拟电路和数字电路笔试知识和面试知识.pdf

  2. 每次面试都被问到模电和数电，因此想给大家分享一份关于模拟电子技术的面试题，希望有所帮助电流放大就是只考虑输出电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 些仪器进行识别(如生物电子),就需要做电流放大。 功率放大就是老虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截

  3. 所属分类：讲义

    • 发布日期：2019-08-18
    • 文件大小：628736
    • 提供者：maosheng007

  1. FPGA入门教程.pdf

  2. 1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：6291456
    • 提供者：smart_devil

  1. 数字电路讲义-第四章.pps

  2. 本章讲述的是组合电路，需要有逻辑表达和数制基础功底的朋友 1）组合电路的分析与设计；2）编码器，译码器，数据分配器，数据选择器，加法器，比较器的相关原理及应用；3）用单元电路和模块电路实现组合电路的设计（这一部分是本章的关键）4）理解组合电路的竞争与冒险，险象与消除

  3. 所属分类：讲义

    • 发布日期：2019-07-14
    • 文件大小：12582912
    • 提供者：weixin_44566643

  1. 数字电子技术期末考试试卷

  2. 很好的数字技术期末考试哦数字电路与逻辑设计模拟题 一、 选择题 1、（36.7）10 的8421BCD码为。（） A、（0110110.101）8421BCD B、（0011110.1110）8421BCD C、（00110110.0111）8421BCD D、（110110.111）8421BCD 2、与（6B.2）16相对应的二进制数为（） A、（1101011.001）2 B、（01101010.01）2 C（11101011.01）2 D、（01100111.

  3. 所属分类：C

    • 发布日期：2011-01-03
    • 文件大小：671744
    • 提供者：kun524454191

  1. 组合逻辑电路的竞争与冒险

  2. 前面几节谈到的组合逻辑电路的分析和设计，都是在输入、输出信号处于稳定的逻辑电平下进行的。为了保证系统工作的可靠性，有必要知道当输入信号逻辑电平发生变化的瞬间电路的工作情况。　　举例：有2输入与门和2输入或门，两输入信号是由同一信号源提供的原变量A和反变量，经过两个不同的路径传送，两路信号以相对延迟时间τ（非门的传送延迟时间）传送到输出端。　　观察示波器，对于与门，当A=0或A=1稳态时，F=0；当A由0变到1的瞬间，延迟一个τ时间由1变到0，在τ的时间段中，与门两输入皆为1，则与门在τ的时间段中

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：70656
    • 提供者：weixin_38633475