注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 在高速电路设计中信号完整性分析

  2. 在高速电路设计中信号完整性分析,讲得比较好，希望对大家有用~~

  3. 所属分类：专业指导

    • 发布日期：2010-05-11
    • 文件大小：523264
    • 提供者：newboyoo7

  1. 高速电路信号完整性分析与设计—阻抗控制

  2. 高速电路信号完整性分析与设计相关阻抗控制的知识，很不错，还有关于电路板高速设计详细资料

  3. 所属分类：专业指导

    • 发布日期：2010-05-29
    • 文件大小：842752
    • 提供者：aundapeng

  1. 高速电路设计信号完整性的一些基本概念

  2. 高速电路设计/信号完整性的一些基本概念如信号完整性、传输性、集总电路、分布式系统、setup time、hold time、EMC、EMI等等。

  3. 所属分类：硬件开发

    • 发布日期：2011-10-14
    • 文件大小：35840
    • 提供者：lmtla

  1. 高速电路信号完整性分析与设计—阻抗控制

  2. 高速电路信号完整性分析与设计—阻抗控制，硬件设计很好的资源，值得一阅。

  3. 所属分类：硬件开发

    • 发布日期：2012-01-09
    • 文件大小：842752
    • 提供者：jm1231

  1. 高速电路信号完整性分析之应用篇

  2. 高速电路信号完整性分析之应用篇

  3. 所属分类：硬件开发

    • 发布日期：2012-07-31
    • 文件大小：523264
    • 提供者：zhaoxinghua06

  1. 高速电路信号完整性分析与设计

  2. 高速电路信号完整性分析与设计 书箱 可编辑word格式

  3. 所属分类：电信

    • 发布日期：2013-02-20
    • 文件大小：13631488
    • 提供者：l888888h

  1. 高速实时信号处理器结构与系统课件

  2. 高速实时信号处理器结构与系统课件 信号完整性方面的课件

  3. 所属分类：嵌入式

    • 发布日期：2013-03-29
    • 文件大小：11534336
    • 提供者：cammy168

  1. 高速电路信号完整性测试-分析和验证

  2. 高速电路信号完整性测试-分析和验证

  3. 所属分类：硬件开发

    • 发布日期：2017-08-30
    • 文件大小：12582912
    • 提供者：hufangod

  1. 高速电路信号完整性的资料（研讨会上的）

  2. 讲述了高速电路的基本知识，是一个外国留学的人到我们学校来讲的，个人认为还不错

  3. 所属分类：专业指导

    • 发布日期：2009-01-04
    • 文件大小：13631488
    • 提供者：weitcl

  1. 高速电路信号完整性分析与设计

  2. 高速电路信号完整性分析与设计，电路设计的基础知识，高速电路必备

  3. 所属分类：嵌入式

    • 发布日期：2018-04-28
    • 文件大小：45088768
    • 提供者：ethanyhunt

  1. 高速电路信号完整性分析与设计—时序计算.pdf

  2. 高速电路信号完整性分析与设计—时序计算.pdf，需要的可以下载

  3. 所属分类：硬件开发

    • 发布日期：2018-10-30
    • 文件大小：729088
    • 提供者：fcc2008

  1. 细说低速与高速电路设计之电阻 电容 电感 磁珠

  2. 1.1 什么是高速电路 信号的最高频率成分是取决于有效频率，而不是周期频率。高速电路的定义是根据信号的有效频率来计算的，在现实世界中，任何信号都是由多个频率分量的正弦波叠加而成的。定义各正弦波分量的幅值为VN，则VN = 2 / (3.14 x N)，可见各级谐波分量的幅值与频率成反比。

  3. 所属分类：其它

    • 发布日期：2020-07-17
    • 文件大小：102400
    • 提供者：weixin_38751537

  1. PCB技术中的高速电路传输线效应分析与处理

  2. 随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。 　　当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路信号质量仿真已经成为电子系统设计师

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：319488
    • 提供者：weixin_38679651

  1. 高速电路传输线效应和信号完整性问题分析

  2. 随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。 　　当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路信号质量仿真已经成为电子系统设计师

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：322560
    • 提供者：weixin_38689223

  1. 基础电子中的高速电路信号完整性建模问题的分析

  2. 建模指的是为元器件构造一种电气特征的描述模型。通过使用仿真工具对它进行分析并预测电压和电流波形。在现代高速PCB设计方法中，信号完整性模型的获取及验证是重点和难点之—。模型选取的好坏将直接影响信号完整性分析的结果。 　　在工程应用当中有多种可以用于PCB信号完整性分析的模型，其中最为常用的两种是SPICE和IBIS。下面分别作一简要介绍。 　　“SPICE” 　　SPICE模型是对电路中实际的物理结构进行描述，由于其精确性和多功能性，已经成为电子电路模拟的标准语言。 　　SPICE模型由

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：46080
    • 提供者：weixin_38717870

  1. 基础电子中的高速电路信号完整性仿真问题的分析

  2. 在信号完整性问题中，根据对信号行为的不同模拟方式，又可以把仿真分为电磁仿真、电路仿真和行为仿真。 　　电磁仿真是把信号完整性问题归结为求解电磁场方程，即描述导体和电介质与电磁场相互作用的经典麦克斯韦方程组。从本质上完全可以把信号看做是传播的电场和磁场。 　　麦克斯韦方程组可以用时域或频域两种方式表达，下面列出了其时域表达方法。在实际工作中就没有必要也不可能手工去求解这些方程了。市场上提供了丰富的电磁仿真软件，例如 Ansoft的HFSS、 CTS、XFDTD和ADS等。 　　尽管麦克斯韦方

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：46080
    • 提供者：weixin_38720390

  1. 基础电子中的高速电路信号完整性问题

  2. 信号完整性是指信号在信号线上的质量，即信号在电子线路中以正确的时序和电压作出响应的能力。如果电路设计能够达到把信号以规定的时序、持续时间和电压幅值在互连系统中传输，就表明该电路具有良好的信号完整性，如果达不到这一要求，则说明此电路的信号完整性较差。 　　信号完整性分析主要包括对互连结构电气性能的研究；互连结构用于在电子产品里传输信号。按照不同的设计层次，片内晶圆、封装结构、多芯片组件和印制电路板都可归结到互连结构中。 　　在现代大规模集成电路设计形成的早期，手工设计和布局数字电路是唯一的方法

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：110592
    • 提供者：weixin_38673237

  1. 通信与网络中的TT的芯片级终端网络可提高高速电路信号完整性

  2. TT电子IRC高级薄膜分部(TT electronics IRC Advanced Film Division)推出一种芯片级封装的Thevenin终端网络，适用于终止高速数字电路中的信号线。 　　 这种命为CHC系列的18个电阻球栅阵列(BGA)网络可提高高速数字电路中的信号完整性，它在网络原理图中九个Thevenin对，可用于DDR存储器终结、ECL/PECL高速逻辑终结和单端及差分信号终结。 　　这种芯片级终端网络有各种标准和定制阻值，绝对温度电阻系数(TCR)为±100 ppm/

  3. 所属分类：其它

    • 发布日期：2020-12-02
    • 文件大小：38912
    • 提供者：weixin_38608726

  1. 高速电路信号完整性分析与设计

  2. 高速电路信号完整性分析与设计

  3. 所属分类：电信

    • 发布日期：2021-01-01
    • 文件大小：1046528
    • 提供者：wulihaibara

  1. 什么是过冲？如何解决高速电路信号过冲

  2. 1，什么是过冲？　　当较快的信号沿驱动一段较长的走线， 而走线拓扑上又没有有效的匹配时， 往往会产生过冲。过冲带来的问题主要是“1”电平高于接收端器件的输入电压值(VIHmax)，或“0”电平低于接收端器件的输入电压值(VILmin)，这样可能给器件带来潜在的累积性伤害，缩短其工作寿命，从而影响产品的长期稳定性 。　　2，解决过冲的一般方法是匹配，或叫端接（ Termination）。匹配的中心思想是消灭信号路径端点的阻抗突变，归纳一下，无非可以总结为　　两种形式：源端的串行匹配（如下图的PCB

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：48128
    • 提供者：weixin_38650842
« 12 3 4 5 6 7 8 9 10 ... 50 »