注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 单片数字锁相倍频电路的设计与实现

  2. 这是一篇关于数字锁相倍频电路设计的论文。比较详细，有用的很啊！

  3. 所属分类：专业指导

    • 发布日期：2009-07-17
    • 文件大小：121856
    • 提供者：hxfcm1234

  1. 高频段取样锁相环技术

  2. 本文详细介绍了有关锁相环倍频的设计，高频段

  3. 所属分类：专业指导

    • 发布日期：2009-08-01
    • 文件大小：1048576
    • 提供者：gujiangchuan13

  1. 数字锁相环ICS502

  2. 用于数字倍频，注意输出波形为方波，包括10M以上波形的倍频。

  3. 所属分类：专业指导

    • 发布日期：2010-03-10
    • 文件大小：53248
    • 提供者：wolaiye945

  1. 基于锁相环CD4046倍频器的设计与实现

  2. 用锁相环实现的频率合成器既有频率稳定度高又有改换频率方便的优点。实现输出频率N倍于输入频率(fo=N•fi)，且在一定频率范围内其输出信号的稳定度完全跟踪输入信号。因而在现代通信和嵌入式系统中获得广泛应用。 电源+5V；集成电路芯片4046、74LS191（各一片）；输入信号由信号发生器提供；输入信号频率范围10HZ~1kHZ；

  3. 所属分类：嵌入式

    • 发布日期：2010-03-29
    • 文件大小：727040
    • 提供者：wlp822

  1. 用CD4046_组成的高倍锁相倍频器

  2. 介绍锁相环集成电路 CD4046的内部结构功能及特点 ,并给出在高倍锁相倍频器中的应用

  3. 所属分类：专业指导

    • 发布日期：2011-03-10
    • 文件大小：54272
    • 提供者：lsphx

  1. 锁相倍频经典实验（proteus版本）

  2. 锁相倍频经典实验（proteus版本）。这个玩意花了我蛮长时间，3个积分请见谅。

  3. 所属分类：专业指导

    • 发布日期：2012-01-09
    • 文件大小：101376
    • 提供者：hepfei90

  1. 锁相倍频电路

  2. 锁相倍频电路，非常实用的电路设计，适合与新手。

  3. 所属分类：其它

    • 发布日期：2012-08-30
    • 文件大小：319488
    • 提供者：chinapirate

  1. 锁相环CD4046实现信号90度移相电路原理图

  2. 利用锁相环进行四倍频，然后取倍频信号与原型号相异或，即可得到与原信号相差90度相位的信号。本图提供了具体芯片和，电容电阻值。本图绝对原创，经本人及同行的实践使用证明，原电路正确无误，适合为锁相放大器提供两路正交信号。

  3. 所属分类：电信

    • 发布日期：2013-12-08
    • 文件大小：18432
    • 提供者：nick_cug

  1. 128倍锁相倍频电路

  2. 交流硬件同步采样，128倍锁相倍频电路，输出可作为AD的采样脉冲

  3. 所属分类：硬件开发

    • 发布日期：2013-07-26
    • 文件大小：55296
    • 提供者：changdkai

  1. 锁相倍频电路 128倍频

  2. 锁相倍频电路，实现交流同步采样，倍频信号触发AD采集，保证了一周期内采集128个点

  3. 所属分类：硬件开发

    • 发布日期：2013-07-26
    • 文件大小：55296
    • 提供者：changdkai

  1. 基于FPGA全新锁相倍频系统的设计

  2. DPLL在应用时存在很多缺陷，例如锁相时间长、捕捉带窄等。为了避免这些缺点，本文设计了一种全新的相位跟踪倍频系统，有效地改善了DPLL的这些指标，并在项目中得到了良好的应用。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：87040
    • 提供者：weixin_38542148

  1. 一种低噪声亚采样锁相环的设计

  2. 介绍了一种2.4 GHz的低噪声亚采样锁相环。环路锁定是利用亚采样鉴相器对压控振荡器的输出进行采样。不同于传统电荷泵锁相环，由于在锁定状态下没有分频器的作用，由鉴相器和电荷泵所产生的带内噪声不会被放大N2 倍，从而会使锁相环的带内噪声极大程度地减小。在输出电压摆幅相同的情况下，压控振荡器采用NMOSPMOS互补结构降低了锁相环的功耗。锁相环的设计在TSMC 180 nm CMOS工艺下完成，在1.8 V的供电电压下，锁相环功耗为7.2 mW。在偏移载波频率200 kHz处，环路的带内噪声为-1

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：656384
    • 提供者：weixin_38678773

  1. EDA/PLD中的应用于倍频电路的预置可逆分频器设计

  2. 摘要：首先分析了应用于倍频电路的预置可逆分频器的工作原理，推导了触发器的驱动函数。 　　并建立了基于simulink 和FPGA 的分频器模型，实验结果表明分频器可以实现预置模和可逆分频功能，满足倍频电路需要。 　　1. 前言 　　锁相环是倍频电路的主要实现方式，直接决定倍频的成败。传统的锁相环各个部件都是由模拟电路实现的，随着数字技术的发展，全数字锁相环逐步发展起来，全数字锁相环的环路部件全部数字化，通常由数字鉴相器、数字环路滤波器、压控振荡器以及分频器组成，全数字锁相环中的分频器要求模

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：620544
    • 提供者：weixin_38705640

  1. 应用于倍频电路的预置可逆分频器设计

  2. 锁相环是倍频电路的主要实现方式，直接决定倍频的成败。传统的锁相环各个部件都是由模拟电路实现的，随着数字技术的发展，全数字锁相环逐步发展起来，全数字锁相环的环路部件全部数字化，通常由数字鉴相器、数字环路滤波器、压控振荡器以及分频器组成，全数字锁相环中的分频器要求模可预置且可根据实际需要进行可逆分频[2]。由于现有的电路均不能满足上述要求，本文首先采用simuink 和FPGA 开发了应用于倍频电路的变模可逆分频器。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：1048576
    • 提供者：weixin_38736721

  1. 模拟技术中的改进型CMOS电荷泵锁相环电路的应用设计

  2. 导读：本文首先介绍了锁相环系统的工作原理，其次重点分析了传统电荷泵电路存在的一些不理想因素，并在此基础上，提出了一种改进型的电荷泵电路，减小了锁相环的相位误差。此外，通过设计倍频控制模块，扩大了锁相环的锁频范围。 　　本文设计了一种宽频率范围的CMOS锁相环（PLL）电路，通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路，有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。 　　设计了一种倍频控制单元，通过编程锁频倍数和压控振荡器延迟单元的跨导，有效扩展了锁相

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：322560
    • 提供者：weixin_38673909

  1. 单片机与DSP中的有源电力滤波器中锁相倍频电路的实现

  2. 有源电力滤波器（Active Power Filter, APF）是一种动态抑制谐波和补偿无功的电力电子装置。锁相倍频电路是有源电力滤波器谐波检测模块的重要组成部分，它的稳定性对有源电力滤波器快速响应起到了关键的作用。供电系统的信号频率随负载的变化在较大的范围内变化，为实现准确的信号采样，DSP必须准确的知道当前信号的频率，确保采样频率与信号频率保持一致。锁相倍频电路就是将一个完整的周期等分成N份，作为DSP的采样信号。 　　1 锁相倍频电路的原理 　　锁相倍频电路能否实时稳定的输出12.8

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：173056
    • 提供者：weixin_38590309

  1. 一种锁定相位编程可调全数字锁相环设计

  2. 1 引 言 锁相技术在信号处理、调制解调、时钟同步、倍频、频率综合等领域都得到了广泛的应用。目前锁相技术的实现主要有模拟锁相环(APLL)、全数字锁相环(DPLL)、模拟数字混合锁相环与延迟锁相环(DLL)四种。全数字锁相环(DPLL)具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调等优点．得到了广泛应用。 经典全数字锁相环路由数字鉴相器、K模可逆计数器、脉冲加减控制电路和N分频器4部分组成。在输入信号频率稳定条件下，锁相环锁定时输出信号与输入信号正交。在通信和其他很多应用领域，

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：159744
    • 提供者：weixin_38732463

  1. 改进型CMOS电荷泵锁相环电路的应用设计

  2. 导读：本文首先介绍了锁相环系统的工作原理，其次重点分析了传统电荷泵电路存在的一些不理想因素，并在此基础上，提出了一种改进型的电荷泵电路，减小了锁相环的相位误差。此外，通过设计倍频控制模块，扩大了锁相环的锁频范围。 　　本文设计了一种宽频率范围的CMOS锁相环（PLL）电路，通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路，有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。 　　设计了一种倍频控制单元，通过编程锁频倍数和压控振荡器延迟单元的跨导，有效扩展了锁相

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：727040
    • 提供者：weixin_38728555

  1. 一种全新的以FPGA为基础的全新锁相倍频系统方案设计

  2. 随着数字时代的到来，越来越多的领域采用集成电路来设计电路，FPGA/CPLD等EDA设计更为广大硬件工程师所接受。其模块化设计为设计人员带来了很多方便，节约了系统的开发时间，使设计人员只需要调用这些模块或者IP核，然后组合起来就可以实现一个简单的功能。全数字锁相环（DPLL）就是其中一个典型的例子。然而DPLL在应用时存在很多缺陷，例如锁相时间长、捕捉带窄等。为了避免这些缺点，本文设计了一种全新的相位跟踪倍频系统，有效地改善了DPLL的这些指标，并在项目中得到了良好的应用。 　

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：87040
    • 提供者：weixin_38705788

  1. 应用于倍频电路的预置可逆分频器设计

  2. 摘要：首先分析了应用于倍频电路的预置可逆分频器的工作原理，推导了触发器的驱动函数。 　　并建立了基于simulink 和FPGA 的分频器模型，实验结果表明分频器可以实现预置模和可逆分频功能，满足倍频电路需要。 　　1. 前言 　　锁相环是倍频电路的主要实现方式，直接决定倍频的成败。传统的锁相环各个部件都是由模拟电路实现的，随着数字技术的发展，全数字锁相环逐步发展起来，全数字锁相环的环路部件全部数字化，通常由数字鉴相器、数字环路滤波器、压控振荡器以及分频器组成，全数字锁相环中的分频器要求模

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：804864
    • 提供者：weixin_38748740
« 12 3 4 5 6 7 8 »