点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 3W规则
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
对PCB布线的3W规则进行验证
3W 布线规则是防止或减小平行印制迹线间串 音的措施之一.使用3W 规则有助于PCB设计满足 国内或国外的有关电磁兼容性标准.特别是对单层 和双层PCBs,3W 是必须遵守的布线原则.
所属分类:
专业指导
发布日期:2010-04-10
文件大小:169984
提供者:
alanyusunchuan
PCB设计的规则 3W 规则,20H规则,五五规则
PCB设计常用的规则 3W 规则,20H规则,五五规则
所属分类:
嵌入式
发布日期:2015-02-26
文件大小:31744
提供者:
qq_26193463
PCB设计中的3W和20H原则(protel硬件开发不能不知的规则)
PCB设计中的3W和20H原则(硬件开发不能不知的规则),很重要。。值得借鉴。
所属分类:
硬件开发
发布日期:2009-04-19
文件大小:492
提供者:
aidongmingweizai
DDR2Layout指导手册
DDR2Layout指导手册 DDR布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨DDR布线规则,有很多同行故弄玄虚,把DDR布线说得很难,我在这里要反其道而行之,讲一讲DDR布线最简规则与过程。 如果不是特别说明,每个步骤中的方法同时适用于DDR1,DDR2和DDR3。PCB设计软件以Cadence Allgro 16.3为例。 第一步,确定拓补结构(仅在多片DDR芯片时有用) 首先要确定DDR的拓补结构,一句话,DDR1/2采用星形结构,DDR3
所属分类:
硬件开发
发布日期:2018-04-20
文件大小:2097152
提供者:
fanpeng314
PCB画板的一些注意事项
直角走线、差分走线-蛇形线区别 -沉金和镀金的区别-3W规则 -单板上时钟的注意事项-PCB布线完成后应注意检查事项
所属分类:
嵌入式
发布日期:2018-01-26
文件大小:1048576
提供者:
qin_feiyu
易看影音伪静态版 v1.01
易看影音是一个以影视为核心,借鉴现有市场中的各类影视程序,兼具采集、小偷、存储等特色,发展出来的一个功能强大、内核简约、运行存储效率极高的半采集模式影视系统。程序特点:1、免维护,自动采集 ,既可以主动触发式采集,也可以被动式自动采集2、程序小巧玲珑,采用我们最新易看DB式文本存储数据库,效率高 负载低,兼容性好3、小偷模式:日常更新,为市场上极其傻瓜的小偷模式,无需用户后台进行任何采集、更新、设置等。4、多规则,多源站,让你的网站信息多姿多彩。5、本地化存储,无论是源站挂了,还是封杀IP,
所属分类:
其它
发布日期:2019-10-23
文件大小:10485760
提供者:
weixin_38743506
基于无线通信的轨道车防溜智能监控系统设计.pdf
通过分析轨道车防溜铁鞋使用中存在的问题,提出了基于无线通信技术的防溜铁鞋监控系统, 以ARM为主控制器,设计了监控主机和智能铁鞋,智能铁鞋通过红外通信获取所在位置的 车轴电子标签信息,监控主机通过无线通信技术获取铁鞋状态,以图标形式实时显示铁鞋 状态。当铁鞋或车轴电子标签等出现异常情况,监控主机可语音提醒和报警,上位机可通过 串口通信获取铁鞋状态信息,进行数据的存储和分析。实践证明,该系统性能稳定,可靠性 高,能满足实际需要。斜生出自北 功率音频功放PAM8403,谐波失真小,噪声串扰
所属分类:
其它
发布日期:2019-09-14
文件大小:275456
提供者:
weixin_38743737
立创EDA封装库命名参考规范.pdf-立创EDA封装库命名参考规范_2019-08-08.pdf
立创EDA封装库命名参考规范.pdf-立创EDA封装库命名参考规范_2019-08-08.pdfBI:BI- Directional,极性方向双向 FD: Forward direction,极性方向从左往石 RD: Reverse direction,极性方向从右往左 w: Clockwise,表示以原点为中心,焊盘以顺时针编号。焊盘默认以逆时针编号,当 顺时针编号时,才使用该参数 L: Top Lefu,封装第一脚在原点的左上方 TR: Top Right,封装第一脚在原点的右上方 BL:
所属分类:
其它
发布日期:2019-09-03
文件大小:7340032
提供者:
weixin_38743481
立创EDA原理图库与PCB库创建规范.pdf-立创EDA原理图库与PCB库创建规范_2019-08-16.pdf
立创EDA原理图库与PCB库创建规范.pdf-立创EDA原理图库与PCB库创建规范_2019-08-16.pdf通用二极管 Diode 稳压(齐纳)二极管 ZD? Zener diode 发光二极管 LED? Light-Emitting diode 三极管 Q? 常用编号 整流桥 DB? Diode brige MOS管 用U?是为了和Q?区分开 芯片 常用编号 有源晶振 OSC? Oscillator 无源晶振 X? External Crystal oscillator 保险丝 Fusc
所属分类:
其它
发布日期:2019-09-03
文件大小:1048576
提供者:
weixin_38743481
易看影音 v1.01.rar
易看影音是一个以影视为核心,借鉴现有市场中的各类影视程序,兼具采集、小偷、存储等特色,发展出来的一个功能强大、内核简约、运行存储效率极高的半采集模式影视系统。 程序特点: 1、免维护,自动采集 ,既可以主动触发式采集,也可以被动式自动采集 2、程序小巧玲珑,采用我们最新易看DB式文本存储数据库,效率高 负载低,兼容性好 3、小偷模式:日常更新,为市场上极其傻瓜的小偷模式,无需用户后台进行任何采集、更新、设置等。 4、多规则,多源站,让你的网站信息多姿多彩。 5、本地化存储,无论是
所属分类:
其它
发布日期:2019-07-07
文件大小:10485760
提供者:
weixin_39840650
Protel硬件开发PCB设计的3W和20H原则及五五规则
在Protel的硬件开发中,PCB设计中的3W和20H原则很重要,本文就介绍了是3W原则、20H原则、五五规则,这些值得借鉴。
所属分类:
其它
发布日期:2020-07-19
文件大小:49152
提供者:
weixin_38551938
PCB设计之3W原则
在PCB设计中为了减少线间串扰,应保证线间距足够大,当线中心间距不少于3倍线宽时,则可保持大部分电场不互相干扰,这就是3W规则。
所属分类:
其它
发布日期:2020-08-03
文件大小:34816
提供者:
weixin_38567813
PCB设计,如何对线间距3W规则进行规则检查?
为了尽量减小单板设计的串扰问题,PCB设计完成之后一般要对线间距3W规则进行规则检查。一般的处理方法是直接设置线与线的间距规则,但是这种方法的一个弊端是差分线间距(间距设置大小不满足3W规则的设置)也会DRC报错,产生很多DRC,难以分辨,如图12-23所示。 图12-23 DRC 如何解决这个问题呢?可以利用Altium Designer的规则编辑功能,对差分线进行过滤。 (1)按快捷键“DR”,进入PCB规则及约束编辑器,新建一个间距规则,并把优先级设置到位。 (2)如图12-2
所属分类:
其它
发布日期:2020-08-17
文件大小:121856
提供者:
weixin_38538585
3W原则的实质以及20H原则.docx
在PCB设计中为了减少线间串扰,应保证线间距足够大,当线中心间距不少于3倍线宽时,则可保持大部分电场不互相干扰,这就是3W规则。如下图所示。 满足3W原则能使信号间的串扰减少70%,而满足10W则能使信号间的串扰减少近98%
所属分类:
制造
发布日期:2020-09-12
文件大小:180224
提供者:
qianshenghao
PCB设计,如何对线间距3W规则进行规则检查?
为了尽量减小单板设计的串扰问题,PCB设计完成之后一般要对线间距3W规则进行规则检查。一般的处理方法是直接设置线与线的间距规则,但是这种方法的一个弊端是差分线间距(间距设置大小不满足3W规则的设置)也会DRC报错,产生很多DRC,难以分辨,如图12-23所示。 图12-23 DRC 如何解决这个问题呢?可以利用Altium Designer的规则编辑功能,对差分线进行过滤。 (1)按快捷键“DR”,进入PCB规则及约束编辑器,新建一个间距规则,并把优先级设置到位。 (2)如图12-24所
所属分类:
其它
发布日期:2021-01-19
文件大小:121856
提供者:
weixin_38682076