注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的现代FPGA设计的能源优化方案

  2. 引言 　　减少FPGA的功耗可带来许多好处，如提高可靠性、降低冷却成本、简化电源和供电方式、延长便携系统的电池寿命等。无损于性能的低功耗设计 既需要有高功率效率的FPGA架构，也需要有能驾驭架构组件的良好设计规范。 　　本文将介绍FPGA的功耗、流行的低功耗功能件以及影响功耗的用户选择方案，并探讨近期的低功耗研究，以洞察高功率效率FPGA的未来趋势。 　　1  功耗的组成部分 　　FPGA的功耗由两部分组成：动态功耗和静态功耗。信号给电容性节点充电时产生动态功耗。这些电容性节点可以是内部

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：179200
    • 提供者：weixin_38654944

  1. EDA/PLD中的TipsforFPGA低功耗设计

  2. FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。 　　目前许多终端市场对可编程逻辑器件设计的低功耗要求越来越苛刻。工程师们在设计如路由器、交换机、基站及存储服务器等通信产品时，需要密度更大、性能更好的FPGA，但满足功耗要求已成为非常紧迫的任务。而在消费电子领域，OEM希望采用FPGA的设计能够实现与ASIC相匹敌的低功

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：99328
    • 提供者：weixin_38545961

  1. EDA/PLD中的FPGA 设计当中的功耗问题

  2. 随着FPGA的密度越来越高，设计者们正在节能降耗方面取得越来越多的进展。出现降低功耗这一趋势的另一个原因是FPGA正在越来越广泛地应用于智能手机、媒体播放器、游戏机、卫星导航设备以及数码相机/摄像机等便携式设备当中。对于消费电子设备以及医疗、工业，甚至军事设备来说，功耗也许算是选择FPGA时最重要的因素了。系统可靠性的提高和易升级性也是需要考虑的重要因素。选择过程中的其他标准还包括成本、容量、性能、功能、功率和封装等。 　　基于FPGA的系统设计有4个主要的功耗组成部分： 　　浪涌功耗 　

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：83968
    • 提供者：weixin_38740391

  1. EDA/PLD中的基于FPGA的三线制同步串行通信控制器设计

  2. 摘  要： 为了简化应用系统中的三线制同步串行通信扩展接口，减小系统体积，降低系统功耗，通过研究三线制同步串行通信的原理，利用FPGA，结合硬件描述语言VHDL，设计了三线制同步串行通信控制器功能框架结构，介绍了各组成模块的功能及工作过程，并对该控制器IP核的接口信号进行了详细描述与定义，最后在Xilinx ISE和ModelSim SE平台下对该控制器IP核进行了综合和功能仿真。 　　同步串行通信在航天工程领域中有着广泛的应用，其中，三线制同步串行通信以其连线少、操作方便、通信速度快等特点，

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：297984
    • 提供者：weixin_38553381

  1. EDA/PLD中的实现具功耗意识设计的关键

  2. 随着便携式消费电子、工业、医疗、汽车电子及军品应用呈指数增长，系统必须采用能延长电池寿命的功耗较低的半导体器件。为响应这一需求，整个半导体行业一直努力提供高能效的芯片和系统。然而，如果具功耗意识 (power-conscious) 的设计人员不能在设计中进一步降低功耗，仅有这些低功耗器件并不够。 　　越来越多设计人员需要功能齐备、使用方便的开发工具套件，经过优化以确定功耗源和降低功耗，并能最大限度地提高资源利用率，以及提高性能。有了先进的布局布线方法和功耗分析功能，设计人员就能更有效地查找功耗

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：80896
    • 提供者：weixin_38638309

  1. EDA/PLD中的数字基带传输系统的FPGA 设计与实现

  2. 摘要: 为了提高系统的集成度和可靠性, 降低功耗和成本, 增强系统的灵活性, 提出一种采用非常高速积体电路的硬件描述语言( VH DL 语言) 来设计数字基带传输系统的方法。详细阐述数字基带传输系统中信号码型的设计原则, 数字基带传输系统中信号编码原理和译码原理; 采用硬件描述语言来设计数字基带信号编码器和译码器并进行仿真; 采用原理图设计方法设计数字基带传输系统并仿真; 整个系统的设计在QuartusⅡ平台上完成, 并在Altera 公司的ACEX1KEP1K30TC144-1 芯片上实现。

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：53248
    • 提供者：weixin_38682790

  1. EDA/PLD中的基于FPGA的微型数字存储系统设计

  2. 1 引言 　　针对航天测试系统的应用需求，提出一种基于FPGA的微型数字存储系统设计方案。该系统是在传统存储测试系统的基础上，利用可编程逻辑器件FPGA对传统存储测试系统进行单元电路的二次集成，使测试系统体积大幅减小，功耗急剧降低，从而提高系统的抗高过载性能，增加系统灵活性、通用性和可靠性。FPGA不仅完成控制存储及大部分的相关数字逻辑单元电路，而且使得整个存储系统更为简单，布线也更容易。另外，系统FPGA编程就是按照预定功能连接器件内的熔丝，从而使其完成特定逻辑功能的过程，一旦完成编程，FP

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：230400
    • 提供者：weixin_38693173

  1. EDA/PLD中的20×18位符号定点乘法器的FPGA实现

  2. 摘要：在数字信号处理中经常需要进行乘法运算，乘法器的设计对整个器件的性能有很大的影响，在此介绍20×18比特定点阵列乘法器的设计。采用基4-Booth算法和4-2压缩的方案，并采用先进的集成电路工艺，使用SMIC 0．18 μm标准单元库，提高了乘法器的速度，节省了器件。利用Xilinx FPGA(xc2vp70-6ffl517)对乘法器进行了综合仿真，完成一次乘法运算的时间为15．922 ns，在减少乘法器器件的同时，提高了乘法器的速度，降低了器件的功耗。 　　随着计算机和信息技术的快速发展

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：302080
    • 提供者：weixin_38689824

  1. EDA/PLD中的Xilinx FPGA的功耗优化设计

  2. 对于FPGA来说，设计人员可以充分利用其可编程能力以及相关的工具来准确估算功耗，然后再通过优化技术来使FPGA设计以及相应的PCB板在功率方面效率更高。 　　静态和动态功耗及其变化 　　在90nm工艺时，电流泄漏问题对ASIC和FPGA都变得相当严重。在65nm工艺下，这一问题更具挑战性。为获得更高的晶体管性能，必须降低阈值电压，但同时也加大了电流泄漏。Xilinx公司在降低电流泄漏方面做了许多努力，尽管如此，源于泄漏的静态功耗在最差和典型工艺条件下的变化仍然有2:1。泄漏功耗受内核电压（V

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：160768
    • 提供者：weixin_38749863

  1. EDA/PLD中的Virtex一5LXl10的ASlC原型开发平台设计

  2. 引 言 　　目前ASIC设计的规模在不断扩大、复杂度在不断增加，与此同时，日益激烈的竞争使得今天的电子产品市场对产品进入市场的时间极为敏感。如何提高验证的效率已成为一个巨大的挑战。当前对ASIC设计者开放的3个主要验证选择是仿真(emulation)、模拟(simulation)和FPGA原型(prototypes)开发。随着FPGA的门数越来越高，功能越来越强大，使其成为了ASIC验证的强有力工具。 　　Virtex一5 LX系列是Xilinx公司推出的新一代65nm工艺FPGA。它与上一

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：465920
    • 提供者：weixin_38595850

  1. EDA/PLD中的降低FPGA设计的功耗是一种协调和平衡艺术

  2. FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。 　　目前许多终端市场对可编程逻辑器件设计的低功耗要求越来越苛刻。工程师们在设计如路由器、交换机、基站及存储服务器等通信产品时，需要密度更大、性能更好的FPGA，但满足功耗要求已成为非常紧迫的任务。而在消费电子领域，OEM希望采用FPGA的设计能够实现与ASIC相匹敌的低功

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：101376
    • 提供者：weixin_38516380

  1. EDA/PLD中的QuickLogic 发布完整可编程CE-ATA解决方案

  2. QuickLogic演示了一套陈列的完整的可编程CE-ATA解决方案。 　　QuickLogic的各种小巧体积的FPGA和配套器件可以提供一套完整的解决方案，包括可以满足便携产品需求的系统验证芯片和IP核、WinCE及Linux软件驱动程序、参考设计、开发板以及QuickLogic提供的设计服务。这些配套器件是基于超低功耗的PolarPro:trade_mark: FPGA系列而设计，有助于消费类电子产品设计人员降低系统成本，缩短设计时间，在获得灵活性方面的重要优势的同时，增加电池寿命并获得优异

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：59392
    • 提供者：weixin_38732463

  1. EDA/PLD中的在选用FPGA进行设计时如何降低功耗

  2. 如今，各种规范和标准都对系统的整体功耗提出了越来越严格的要求，以至于系统设计师面临越来越艰巨的挑战。 　　传统意义上，ASIC和CPLD是低功耗竞争中当仁不让的赢家。但是由于相对成本较高，且用户对高端性能和额外逻辑的要求也越来越多，在低功耗应用中使用CPLD正在失去优势。ASIC也面临相同的风险。而例如FPGA这样日益增长的可编程半导体器件正逐步成为备受青睐的解决方案。 　　开始创建一个新的设计时，物料清单、成本、功耗、电路板尺寸和上市时间都是要认真考虑的因素。在排定初始要求的优先顺序后，在选择

  3. 所属分类：其它

    • 发布日期：2020-11-20
    • 文件大小：94208
    • 提供者：weixin_38613548

  1. EDA/PLD中的Xilinx发布65nm Virtex-5 系列FPGA

  2. Xilinx公司发布其新的 Virtex-5 系列领域优化现场可编程门阵列 (FPGA)，该系列基于业界最先进的 65 纳米 (nm) 三极栅氧化层技术、突破性的新型 ExpressFabric 技术和经过验证的 ASMBL 架构。Xilinx宣布发运首批 Virtex-5 LX 平台，更多平台将在未来 18 个月内陆续托运。 　　关键设计团队在工艺技术、架构和产品开发方法学方面的创新，使 Virtex-5 FPGA 在性能和密度方面取得前所未有的进步--与前一代 90-nm FPGA 相比

  3. 所属分类：其它

    • 发布日期：2020-11-28
    • 文件大小：101376
    • 提供者：weixin_38652196

  1. EDA/PLD中的QuickLogic发布完整可编程CE-ATA解决方案

  2. QuickLogic:registered: 公司参与了于旧金山举办的英特尔开发商论坛（IDF）的CE-ATA展示。 QuickLogic演示了一套陈列的完整的可编程CE-ATA解决方案。 　　  　　QuickLogic的各种小巧体积的FPGA和配套器件可以提供一套完整的解决方案，包括可以满足便携产品需求的系统验证芯片和IP核、WinCE及Linux软件驱动程序、参考设计、开发板以及QuickLogic提供的设计服务。这些配套器件是基于超低功耗的PolarPro:trade_mark: F

  3. 所属分类：其它

    • 发布日期：2020-11-28
    • 文件大小：47104
    • 提供者：weixin_38614462

  1. EDA/PLD中的采用结构化ASIC设计方法来构建复杂的ASIC(一)

  2. 将设计移植到结构化ASIC可让你利用与原始FPGA原型设计相似的架构，这样无需ASIC设计经验以及昂贵的开发工具便能构建复杂的ASIC。 在过去很长的一段时间里，大部分OEM系统设计工程师利用FPGA为系统级原型和验证实现定制数字逻辑。由于用FPGA无法达到预期的生产成本目标，所以设计工程师在量产的时候纷纷转而使用ASIC以为降低成本。直到近期，ASIC设计还仅限于基于单元的ASIC解决方案。最近，新型的结构化ASIC的问世使人们在基于单元的ASIC之外又多了一种选择。结构化ASIC具有与基于单

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：90112
    • 提供者：weixin_38722874

  1. EDA/PLD中的降低FPGA功耗的设计技巧和ISE功能分析工具

  2. 新一代FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。       为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。       功耗包含两个因素：动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于频率、电压和负载。这三个变量中的每个变量均在您的某种控制之下。

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：117760
    • 提供者：weixin_38649356

  1. EDA/PLD中的利用FPGA设计家用电器

  2. 引言 　　电能源的有效使用不但降低了家电的成本，而且保护了环境。大部分家电，例如冰箱、洗衣机、甩干机、洗碗机以及空调等，都是由电机系统驱动的。这类系统包括电源、电机、电机控制电路以及机械系统。有很多方法可以提高系统的效率：维持电压电平； 降低相位不平衡； 维持功率因子； 维持良好的电源质量； 使用可调速率驱动器或者两速电机； 控制温度； 监控电机工作速度。　　利用数字电路或者FPGA来控制模拟电机电路能够大大降低系统成本和功耗。FPGA不但节省能源，而且还具有嵌入式数字信号处理(DSP)模块

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：80896
    • 提供者：weixin_38621624

  1. EDA/PLD中的利用Freeze技术的FPGA实现低功耗设计

  2. 由于更严格的功耗限制、规范和标准要求，系统设计师现在比什么时候都关注功耗问题。对于下一代的设计，功耗预算通常得到稳定的控制，或者降低，但却增加了更多的特性和处理能力需求。通常，尽管产品特性和性能需求不断增加，功耗预算还是很紧张，功能和性能的增加与降低功耗的目的是相矛盾的。摩尔定律效应缩小了工艺的尺寸加大了功耗问题，而且由于高的晶体管泄漏增加了静态功耗。 　　如数码相机、无线手持设备、智能电话和多媒体播放器这些电池供电应用的增长，推动了对低功耗半导体器件的需求。这种需求的爆发性增长加之对节能的

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：84992
    • 提供者：weixin_38697123

  1. EDA/PLD中的降低FPGA功耗的设计

  2. 使用这些设计技巧和ISE功能分析工具来控制功耗 　　 　　 新一代 FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。 　　 　　为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。　　 　　功耗包含两个因素：动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于  频率、电压和

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：105472
    • 提供者：weixin_38707356
« 12 »