注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 计算机硬件描述语言（eda）实验报告

  2. 计算机硬件描述语言（eda）实验报告，包括状态机，计数器，3-8译码器，lp-rom的应用等……

  3. 所属分类：专业指导

    • 发布日期：2009-05-11
    • 文件大小：2097152
    • 提供者：yanglong196

  1. 计算机硬件描述语言（eda）实验报告，包括状态机，计数器，3-8译码器，lp-rom的应用等……

  2. 计算机硬件描述语言（eda）实验报告，包括状态机，计数器，3-8译码器，lp-rom的应用等代码

  3. 所属分类：专业指导

    • 发布日期：2009-05-11
    • 文件大小：574464
    • 提供者：yanglong196

  1. 计算机硬件描述语言（eda）实验报告，包括源代码

  2. 计算机硬件描述语言（eda）实验报告，包括源代码，一些常用的理论方法

  3. 所属分类：专业指导

    • 发布日期：2009-05-11
    • 文件大小：5242880
    • 提供者：yanglong196

  1. EDA实验五 正弦信号发生器的设计

  2. 调用PLL元件为作分频模块、定制LMP_COUNTER及LMP_ROM分别作为地址发生器和正弦数据表存储器，从而构成整个正弦信号发生器。结合UP-SOPC1000实验系统，通过QuartusII软件对其进行仿真和硬件测试

  3. 所属分类：嵌入式

    • 发布日期：2009-06-22
    • 文件大小：1048576
    • 提供者：ljjieyi

  1. EDA实验 时序逻辑电路设计

  2. 用VHDL设计一个具有异步复位及同步置位的可逆计数器，并加上七段显示译码器模块完成显示功能，结合UP-SOPC1000实验系统，通过QuartusII软件对其进行仿真和硬件测试。

  3. 所属分类：嵌入式

    • 发布日期：2009-06-22
    • 文件大小：793600
    • 提供者：ljjieyi

  1. GW-48 eda工具使用说明

  2. 学生应具有较扎实的数字电路基础知识及较强的计算机应用能力。在此基础上，相应的 理论课程重点介绍 FPGA/CPLD器件的基本原理、结构、应用，VHDL 硬件描述语言的语言 现象和语法结构，在 Quartus II 集成开发环境上应用 FPGA/CPLD器件进行电子系统设计全 流程。实验课首先是熟悉使用 Quartus II 集成开发环境和实验开发装置，在此基础上通过由 易到难，由浅入深的几个电子系统设计的实例进行用原理图输入方式，文本输入方式输入、 代码编译、逻辑综合、结构综合、系统仿真、器件

  3. 所属分类：嵌入式

    • 发布日期：2009-08-06
    • 文件大小：254976
    • 提供者：lambooth

  1. EDA实验说明及典型课件介绍

  2. 1． 学会 Quartus II 集成开发软件和实验开发装置的使用； 2． 深化 VHDL 硬件描述语言的学习和应用； 3． 掌握用 EDA 的方法对多个由简单到复杂的数字系统从构思到代码编制、软件仿 真调试、下载硬件测试的全过程。 从设计到仿真、测试要求学生独立完成，使学生对一个数字系统的开发有一个全面的认 知。

  3. 所属分类：嵌入式

    • 发布日期：2009-09-19
    • 文件大小：254976
    • 提供者：zhufengbo0927

  1. EDA课程设计报告--八位频率计

  2. 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数器阀门的时间长短

  3. 所属分类：硬件开发

    • 发布日期：2009-12-09
    • 文件大小：278528
    • 提供者：yueh5

  1. 有关EDA各种实验程序

  2. 1位全加器VHDL文本输入设计 2选1多路选择器VHDL设计 含异步清0和同步时钟使能的4位加法计数器 7段数码显示译码器设计 数控分频器的设计 用状态机实现序列检测器的设计 用状态机对A原理图输入设计含LPM的电路 DC0809的采样控制电路实现 硬件电子琴电路设计 循环冗余

  3. 所属分类：专业指导

    • 发布日期：2009-12-13
    • 文件大小：244736
    • 提供者：MYP244871933

  1. EDA实验 电路数据通路

  2. 湖南大学EDA硬件实验中的数据通路实验，包括模拟电路图和仿真图，用Muxplus软件实现

  3. 所属分类：嵌入式

    • 发布日期：2010-01-01
    • 文件大小：275456
    • 提供者：aq5319

  1. EDA技术 实验报告

  2. 实验一 用原理图输入方法设计8位全加器 1．实验目的和要求 本实验为综合性实验，综合了简单组合电路逻辑,MAX+plus 10.2的原理图输入方法, 层次化设计的方法等内容。其目的是通过一个8位全加器的设计熟悉EDA软件进行电子线路设计的详细流程。学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。 2．实验原理 1位全加器可以用两个半加器及一个或门连接而成，半加器原理图的设计方法很多，我们用一个与门、一个非门和同或门（xnor为同或符合，相同为1，不同为0）来实现。先设计

  3. 所属分类：硬件开发

    • 发布日期：2010-12-25
    • 文件大小：448512
    • 提供者：inmyeye

  1. 基于EDA的自动洗衣机程序

  2. 基于EDA课程的自动洗衣机的课程设计 程序及仿真正确 洗衣机正转20s 暂停 然后反转20s 并伴有报警系统 硬件实验成功

  3. 所属分类：C/C++

    • 发布日期：2011-03-10
    • 文件大小：1048576
    • 提供者：aluoxuepiaohua

  1. VHDL公交车刷卡机的设计 EDA实验课程设计

  2. 课程实验 公交车刷卡机 vhdl语言编写

  3. 所属分类：嵌入式

    • 发布日期：2011-03-17
    • 文件大小：1048576
    • 提供者：iloveayu

  1. ADC0809 EDA实验 Verilog

  2. EDA ADC0809实验的程序包，都是可以实现的源程序 自己写的 硬件验证过的

  3. 所属分类：Veritas

    • 发布日期：2011-05-31
    • 文件大小：83968
    • 提供者：mialukis

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. 基于EDA的 硬件电子琴电路设计

  2. PC机，操作系统为Windows2000/XP，本课程所用系统均为WindowsXP（下同），Quartus II 5.1设计平台，GW48系列SOPC/EDA实验开发系统。 三、 实验原理 1、 主系统由3个模块组成，其内部有两个功能模块（如图6-1所示）： SPEAKER.VHD （附录6-1）和TONE.VHD(附录6-2)。 2、 模块TONE是音阶发生器，当8位发声控制输入INDEX中某一位为高电平时，则对应某一音阶的数值将从端口TONE输出，作为获得该音阶的分频预置值；同时由COD

  3. 所属分类：硬件开发

    • 发布日期：2012-06-02
    • 文件大小：45056
    • 提供者：mfs1184396251

  1. SOPE_EDA实验讲义

  2. 介绍了多个EDA/SOPE实验，主要使用QUARTUS软件，配合CYCLONE FPGA硬件平台

  3. 所属分类：嵌入式

    • 发布日期：2012-07-08
    • 文件大小：4194304
    • 提供者：hanchan1990

  1. EDA硬件实验实验报告

  2. EDA2-计组实验报告 4.1 总线数据传输实验 4.2 运算器实验 4.3 存储器实验 4.4 数据通路实验 4.5 时序电路实验 4.6 微程序控制器实验 4.7 模型机组成与程序运行实验

  3. 所属分类：专业指导

    • 发布日期：2013-06-21
    • 文件大小：20480
    • 提供者：rebehcca

  1. 常用组合逻辑电路设计

  2. 代码中实例化出各个下层子模块。 VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分，及端口）和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念

  3. 所属分类：专业指导

    • 发布日期：2013-06-21
    • 文件大小：544768
    • 提供者：rebehcca

  1. 为大三学生设立的EDA硬件课程设计课题

  2. 根据学校的安排，为大三（即将步入大四）的同学们在暑期开设一个EDA硬件课程设计，目的是让刚学完VHDL语言的学生能实际动手做一做FPGA的硬件设计。 为了更切合实际，对学生更有帮助，希望大家能给出一些意见。 开发板采用的是DEII(CycloneII款)实验板。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：40960
    • 提供者：weixin_38669091
« 12 3 4 5 6 7 8 »