注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 《EDA》技术I实验指导书

  2. 很好的《EDA》技术I实验指导书！ 《EDA技术I》实验教学大纲 1 第一部分：《电子设计自动化设计》实验说明 3 一、设计题目选择的要求 3 二、提交设计报告的要求 3 三、设计题目 3 四、实验考核方式说明 4 第二部分：基于GEXIN EDAPRO/240H实验仪实验 5 题目一 MAX+PLUSII基本操作 5 题目二 QUARTUSⅡ基本操作 5 题目三 FPGA compiler基本操作 6 题目四 4bit二进制加法器设计 6 题目五 4bit频率计设计 7 题目六 计数器设计

  3. 所属分类：交通

    • 发布日期：2009-12-03
    • 文件大小：2097152
    • 提供者：huangluxing163

  1. EDA技术实验指导书

  2. 目 录 实验一 组合逻辑电路设计 实验二 扫描显示电路的驱动 实验三 计数器及时序电路 实验四 数字钟 实验五 函数发生器 实验六 模拟信号的检测 附录一：实验系统介绍 附录二：参考设计实例

  3. 所属分类：专业指导

    • 发布日期：2010-01-18
    • 文件大小：313344
    • 提供者：beisika10368

  1. EDA设计--多功能电子钟

  2. 本实验利用QuartusII软件，结合所学的数字电路的知识设计一个24时多功能数字钟，具有正常分、秒计时，动态显示，保持、清零、快速校分、整点报时、闹钟功能。 文章分析了整个电路的工作原理，还分别说明了各子模块的设计原理和调试、仿真、编程下载的过程，并对最终结果进行总结，最后提出了在实验过程中出现的问题和解决的方案。 通过实验掌握了一些逻辑组合器件的基本功能和用法，同时体会到了利用软件设计电路的方便快捷，避免了硬件布线的繁琐，提高了效率。

  3. 所属分类：嵌入式

    • 发布日期：2010-05-20
    • 文件大小：727040
    • 提供者：c000l

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8388608
    • 提供者：zt839486421

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8388608
    • 提供者：sundyqt

  1. EDA技术 实验报告

  2. 实验一 用原理图输入方法设计8位全加器 1．实验目的和要求 本实验为综合性实验，综合了简单组合电路逻辑,MAX+plus 10.2的原理图输入方法, 层次化设计的方法等内容。其目的是通过一个8位全加器的设计熟悉EDA软件进行电子线路设计的详细流程。学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。 2．实验原理 1位全加器可以用两个半加器及一个或门连接而成，半加器原理图的设计方法很多，我们用一个与门、一个非门和同或门（xnor为同或符合，相同为1，不同为0）来实现。先设计

  3. 所属分类：硬件开发

    • 发布日期：2010-12-25
    • 文件大小：448512
    • 提供者：inmyeye

  1. EDA技术与VHDL实验指导书(张芬)

  2. 第一部分 ZY11EDA13BE实验系统简介 1 一、ZY11EDA13BE实验系统特点 1 二、ZY11EDA13BE实验系统主板组成 3 三、ZY11EDA13BE实验系统各功能模块介绍 4 四、实验箱配置说明 17 五、选配的适配板与扩展板功能介绍及使用说明 17 六、主板系统I/O分布 19 七、 实验注意事项 25 第二部分 实验部分 26 实验一 MaxplusII软件入门并设计1位半加器 26 实验二 七人表决器 27 实验三 序列信号发生器 28 实验四 基本组合逻辑电路的VH

  3. 所属分类：专业指导

    • 发布日期：2011-04-16
    • 文件大小：1048576
    • 提供者：vb7079

  1. EDA实验报告_时序逻辑电路_组合逻辑电路

  2. EDA实验报告第一次_时序逻辑电路的VHDL设计_组合逻辑电路的VHDL设计.docEDA实验报告第一次_时序逻辑电路的VHDL设计_组合逻辑电路的VHDL设计.doc

  3. 所属分类：数据库

    • 发布日期：2011-04-21
    • 文件大小：241664
    • 提供者：ylimh_hmily

  1. EDA出租车计费器课程设设计

  2. EDA出租车计费器课程设设计出租车计费器课程设计实验报告 一 、设计目的 全面熟悉、掌握VHDL语言基本知识，掌握利用VHDL语言对常用的的组合逻辑电路和时序逻辑电路编程，把编程和实际结合起来，熟悉编制和调试程序的技巧，掌握分析结果的若干有效方法，进一步提高上机动手能力，培养使用设计综合电路的能力，养成提供文档资料的习惯和规范编程的思想。 二、设计要求 1、设计正确，方案合理。 2、界面友好，使用方便。 3、程序精炼，结构清晰。 三、进度安排 第九周 星期二： 课题讲解，查阅资料 　 星期二:

  3. 所属分类：软件测试

    • 发布日期：2011-06-03
    • 文件大小：2097152
    • 提供者：a199001180

  1. 组合逻辑和时序逻辑电路的设计

  2. EDA详细实验报告，实验一实验二，组合逻辑电路的设计、时序逻辑电路的设计，包含需要的完整实验程序，操作过程和实验结果分析以及实验心得。

  3. 所属分类：其它

    • 发布日期：2011-11-24
    • 文件大小：106496
    • 提供者：lj923

  1. EDA实验报告二

  2. 实验二 简单组合电路的设计 一、实验目的： 熟悉QuartusII VHDL文本设计流程全过程。学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。 二、实验原理 VHDL硬件描述语言是一种可以从多个层次上对数字逻辑电路进行建模的国际标准(IEEE),本次实验是用VHDL设计一个简单的数字组合逻辑电路，并结合QuartusII环境和实验电路进行硬件测试。

  3. 所属分类：专业指导

    • 发布日期：2011-12-14
    • 文件大小：123904
    • 提供者：wiinggaf

  1. EDA实验报告综合

  2. EDA软件的熟悉与使用，三八译码器设计，简单组合逻辑设计，简单分频时序逻辑电路的设计，利用条件语句实现计数分频时序电路，在Verilog HDL中使用函数和任务，always块实现较复杂的组合逻辑电路，利用有限状态机进行时序逻辑的设计

  3. 所属分类：其它

    • 发布日期：2011-12-30
    • 文件大小：4194304
    • 提供者：lgr1004615720

  1. EDA实验指导书

  2. PLD原理及应用实验指导书 实验一：基于原理图输入的数字系统设计 实验二：组合逻辑电路设计 实验三：时序逻辑电路设计 实验四：有限状态机综合性设计实验

  3. 所属分类：专业指导

    • 发布日期：2012-04-13
    • 文件大小：211968
    • 提供者：qlg900501

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. 基于EDA的 硬件电子琴电路设计

  2. PC机，操作系统为Windows2000/XP，本课程所用系统均为WindowsXP（下同），Quartus II 5.1设计平台，GW48系列SOPC/EDA实验开发系统。 三、 实验原理 1、 主系统由3个模块组成，其内部有两个功能模块（如图6-1所示）： SPEAKER.VHD （附录6-1）和TONE.VHD(附录6-2)。 2、 模块TONE是音阶发生器，当8位发声控制输入INDEX中某一位为高电平时，则对应某一音阶的数值将从端口TONE输出，作为获得该音阶的分频预置值；同时由COD

  3. 所属分类：硬件开发

    • 发布日期：2012-06-02
    • 文件大小：45056
    • 提供者：mfs1184396251

  1. 常用组合逻辑电路设计

  2. 代码中实例化出各个下层子模块。 VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分，及端口）和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念

  3. 所属分类：专业指导

    • 发布日期：2013-06-21
    • 文件大小：544768
    • 提供者：rebehcca

  1. eda实验报告

  2. 大规模集成电路实验报告，eda实验报告3，组合逻辑电路

  3. 所属分类：专业指导

    • 发布日期：2014-05-26
    • 文件大小：49152
    • 提供者：u013222502

  1. 包含全加器、抢答器、交通灯控制器等等数字电路设计大全.doc

  2. 本文档的作用内容详细介绍的是EDA使用教程之EDA设计技术实验指导书资料免费下载   实验包括了：组合逻辑电路设计，时序逻辑电路设计，异步计数器的设计，全加器的设计，七段数码管显示电路的设计，信号发生器设计，四人抢答器设计，有限状态机的设计，交通灯控制器设计，数字钟设计，出租车计费器设计，频率计的设计还有管脚PIN的资料

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：2097152
    • 提供者：weixin_39841882

  1. 广工-EDA实验报告 -总+Libero源代码.zip

  2. 基于Libero的数字逻辑设计仿真及验证实验实验报告（现代部分） 门电路芯片74HC00、74HC02、74HC04、74HC08、74HC32、74HC86；组合逻辑电路芯片74HC148、74HC138、74HC153、74HC85、74HC283、74HC4511；时序逻辑电路芯片74HC74、74HC112、74HC194、74HC161； 综合实验1——编码器扩展实验、综合实验2——译码器扩展实验、综合实验3——有符号比较器实验、综合实验5——二——十进制码转换电路、综合实验6——

  3. 所属分类：嵌入式

    • 发布日期：2020-02-02
    • 文件大小：27262976
    • 提供者：m0_46140702

  1. EDA组合逻辑电路实验

  2. 教学大纲的实验内容，详细介绍了实验一的做法，VHDL的描述及电脑上机的具体操作步骤，及波形的仿真。。

  3. 所属分类：嵌入式

    • 发布日期：2010-10-28
    • 文件大小：262144
    • 提供者：a815073773