注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. IBIS模型介绍

  2. IBIS（Input/Output Buffer Information Specification）模型是一种基于V/I 曲线的对I/O BUFFER 快速准 确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。

  3. 所属分类：硬件开发

    • 发布日期：2011-09-13
    • 文件大小：27648
    • 提供者：huanghb0339

  1. 高速多板系统信号完整性建模与仿真技术研究

  2. 本文对板级信号完整性关键因素!传输线模型及其高频效应!反射与串扰!高速串行数据传输SERDES基本架构和高速信号仿真模型结构进行了深入的研究"在提出理论方法的基础上,对多种过孔和差分过孔进行建模和参数优化,并对仿真结果进行了频域和时域上的分析"为了达到精度和速度的平衡,本文在高速电路分析和仿真中将/场0/路0结合的方法贯彻至终"研究的模型不仅有时域电路模型,如阳Bufl飞:的SPICE和IBIS模型,还有频域的电磁场模型,如背板连接器的S参数模型,并通过仿真验证了模型的正确有效性"最后使用测试

  3. 所属分类：硬件开发

    • 发布日期：2013-02-19
    • 文件大小：6291456
    • 提供者：pengwangguo

  1. SI 及常见概念 q

  2. IBIS(Input/Output Buffer Information Specification)模型是一种基于V/I曲线的对I/O BUFFER快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真

  3. 所属分类：嵌入式

    • 发布日期：2008-12-29
    • 文件大小：41984
    • 提供者：shutao_li

  1. IBIS 标准v6.1

  2. IBIS（Input/Output Buffer Information Specification）模型是一种基于V/I 曲线的对I/O BUFFER 快速准 确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准， 它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数， 非常适合做振荡和串扰等高频效应的计算与仿真。 这里是该标准的第6.1版

  3. 所属分类：嵌入式

    • 发布日期：2018-07-04
    • 文件大小：1048576
    • 提供者：weixin_42610568

  1. DSP中的一种仿真分析在高速ＤＳＰ系统设计中的实现

  2. IBIS（Input/Output Buffer Information Specification）模型是一种基于V/I 曲线的对I/O BUFFER 快速准 确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。IBIS 是一种简单直观的文件格式，很适合用于类似于Spice（但不是Spice，因为IBIS 文件格式不能直接被Spice 工具读取）的电路仿真工具。它提供

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：152576
    • 提供者：weixin_38643269

  1. 基础电子中的IBIS与SPICE模型对比及电磁干扰简介

  2. 什么是IBIS模型 　　IBIS(Input/Output Buffer Information Specification)模型是一种基于V/I曲线的对I/O BUFFER快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。 　　IBIS规范最初由一个被称为IBIS开放论坛的工业组织编写，这个组织是由一些EDA厂商、计算机制造商、半导体厂商和大学组成的。I

  3. 所属分类：其它

    • 发布日期：2020-11-18
    • 文件大小：101376
    • 提供者：weixin_38501916

  1. 基础电子中的高速电路信号完整性建模问题的分析

  2. 建模指的是为元器件构造一种电气特征的描述模型。通过使用仿真工具对它进行分析并预测电压和电流波形。在现代高速PCB设计方法中，信号完整性模型的获取及验证是重点和难点之—。模型选取的好坏将直接影响信号完整性分析的结果。 　　在工程应用当中有多种可以用于PCB信号完整性分析的模型，其中最为常用的两种是SPICE和IBIS。下面分别作一简要介绍。 　　“SPICE” 　　SPICE模型是对电路中实际的物理结构进行描述，由于其精确性和多功能性，已经成为电子电路模拟的标准语言。 　　SPICE模型由

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：46080
    • 提供者：weixin_38717870

  1. 单片机与DSP中的基于信号完整性理论的PCB仿真设计与分析研究

  2. 摘要：在分析高速数字电路设计中存在的几个主要问题的基础上，探讨了高速信号完整性所涉及到的基本理论研究了在PCB仿真设计实际应用中通常采用的两种模型方法，即IBIS模型和SPICE模型，分析了仿真模型和建模方法。结合一个具体高速电路设计——小型封装可热插拔式光纤收发模块(SFP)的反射仿真实例，讨论了仿真模型的建立并对仿真结果进行了分析，研究结果表明在高速电路设计中采用基于信号完整性的仿真设计是可行的，也是必要的。     关键词：高速数字电路；信号完整性；仿真模型；PCB     引言  

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：160768
    • 提供者：weixin_38628920

  1. IBIS建模方法

  2. 高速电路板设计过程中，需要对器件的I/O进行建模，传统的基于Spice的建模方法存在可移植性、速度、复杂性和开放性等问题。本文中介绍了IBIS建模方法，它以表格形式提供了表征和描述I/O行为的方法。在实际例子中，作者说明了基于IBIS4.1建模的具体步骤及其在缩短高速器件建模时间上的优越性。  图1：传统的IBIS与具有多语言模型的IBIS 4.1。早期的器件采用的是TTL逻辑，那时上升和下降时间还很缓慢，因此不存在信号完整性问题。这种情况持续了不少年，直到20世纪90年代初，随着信号边沿速率

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：251904
    • 提供者：weixin_38522552

  1. 模拟技术中的高速电路设计和信号完整性分析

  2. 来源：《电子技术应用》      摘要：高速电路设计对PCB设计都提出了新的要求和挑战，高速电路中的信号完整性问题变得越来越突出，传统的设计方法已经不能适应，利用IBIS模型进行信号完整性分析正是为了迎接这种挑战而提出的新方法。介绍了IBIS模型的构成要素、基本的建模原理，以及利用IBIS模型进行信号完整性分析及其在高速电路设计中的应用，最后用一个实例讲述了分析的具体步骤和过程。                关键词：PCB      IBIS EDA调整电路设计 信号完整性      随着技术

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：222208
    • 提供者：weixin_38550834