注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. LatticeECP3 sysDSP块的嵌入式信号处理功能

  2. LatticeECP3 sysDSP块的嵌入式信号处理功能

  3. 所属分类：硬件开发

    • 发布日期：2009-10-13
    • 文件大小：468992
    • 提供者：voritud

  1. 莱提斯的serdes介绍

  2. LatticeECP3. FPGA系列结合了高性能FPGA结构、高性能I/O和多达16个通道带有相应的物理编码子层（Physical Coding Sublayer， PCS）逻辑的嵌入式 SERDES。 PCS 逻辑可配置用于支持很多业界标准的、高速串行数据传输 协议。

  3. 所属分类：硬件开发

    • 发布日期：2012-11-24
    • 文件大小：2097152
    • 提供者：sunfh123

  1. LatticeECP3EAFamilyDataSheet

  2. 采用FBGA LatticeECP3 设计SDI转HDMI方案

  3. 所属分类：硬件开发

    • 发布日期：2013-11-17
    • 文件大小：10485760
    • 提供者：u012862369

  1. Lattice 千兆以太网IP核安装软件

  2. lattice公司提供的一款千兆以太网开发IP核，可以与开发板LatticeECP3 Versa Development Kit 配合开发。 但是由于没有license,目前只能使用Evaluation版本。

  3. 所属分类：嵌入式

    • 发布日期：2014-02-19
    • 文件大小：11534336
    • 提供者：csg029

  1. LatticeECP3 Family Data Sheet

  2. LatticeECP3 Family Data Sheet

  3. 所属分类：硬件开发

    • 发布日期：2014-11-06
    • 文件大小：10485760
    • 提供者：kkk81

  1. 莱迪思35E系列芯片资料

  2. 莱迪思35E系列芯片资料，主要描述了35E系列芯片的的内部资源跟设计要点，还有每个区的管脚特性

  3. 所属分类：图像处理

    • 发布日期：2018-11-05
    • 文件大小：9437184
    • 提供者：paul1001130221

  1. LatticeECP3-35EAPinout

  2. LatticeECP3管脚定义 The I/O Grouping column is used to determine the average DC current drawn by I/Os between GNDIO/VCCIO connections, or between the last GNDIO/VCCIO in an I/O bank and the end of an I/O bank. The GNDIO/VCCIO substrate pads that determin

  3. 所属分类：图像处理

    • 发布日期：2018-09-13
    • 文件大小：49152
    • 提供者：paul1001130221

  1. LVDS Video Interface verilog

  2. LatticeECP3, LatticeECP2/M and LatticeXP2 7:1 LVDS Video Interface，模块化操作，初学者值得一看。

  3. 所属分类：其它

    • 发布日期：2019-02-25
    • 文件大小：1048576
    • 提供者：zrx201

  1. LATTICE-ECP3-datasheet

  2. LATTICE-ECP3-datasheet 莱迪斯ecp3器件系列的数据手册The LatticeECP3TM(EConomy Plus Third generation) family of fpga devices is optimized to deliver high perfor- mance features such as an enhanced dsP architecture, high speed serdeS and high speed source synchrono

  3. 所属分类：硬件开发

    • 发布日期：2019-03-01
    • 文件大小：2097152
    • 提供者：qq_42106379

  1. 低成本FPGA搭桥，多通道高清SDI DVR全升级

  2. 本文详细介绍了如何采用特定的FPGA （Field－Programmable Gate Array） 系列- LatticeECP3，实现多通道、低成本HD-SDI（High Definition Serial Digital Interface） DVR系统中的HD-SDI视频数据解析、缩放、叠加、抽帧、视频切换以及接口转换。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：392192
    • 提供者：weixin_38730821

  1. Lattice LatticeECP3 Versa PCIe和网络开发方案

  2. Lattice公司的LatticeECP3Versa评估板使设计者能评价和实验LatticeECP3现场可编门阵列,而LatticeECP3系列可提供高性能的特性如增强DSP架构,高速SERDES和FPGA中高速源同步接口,这些特性使得LatticeECP3系列非常适合用在量大高速低成本的产品如工业网络,工厂自动化,计算,医疗设备,国防和消费类电子.本文介绍了LatticeECP3主要特性,LatticeECP3-35简化方框图和LatticeECP3Versa评估板主要特性,方框图,电路图,材

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：1048576
    • 提供者：weixin_38693084

  1. FPGA视频协议开发技术在LatticeECP3设计的应用

  2. Lattice公司的LatticeECP3 Versa评估板使设计者能评价和实验LatticeECP3现场可编门阵列，而LatticeECP3系列可提供高性能的特性如增强DSP架构，高速SERDES和FPGA中高速源同步接口，这些特性使得LatticeECP3系列非常适合用在量大高速低成本的产品如工业网络，工厂自动化，计算，医疗设备，国防和消费类电子。 　　Each LatticeECP3 device contains an array of logic blocks surrounded b

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：1048576
    • 提供者：weixin_38623442

  1. 用中档FPGA实现高速DDR3存储器控制器

  2. 。在FPGA中实现高速、高效率的DDR3控制器是一项艰巨的任务。直到最近，只有少数高端（昂贵）的FPGA有支持与高速的DDR3存储器可靠接口的块。然而，现在新一代中档的FPGA提供这些块、高速FPGA架构、时钟管理资源和需要实现下一代DDR3控制器的I/O结构。本文探讨设计所遇到的挑战，以及如何用一个特定的FPGA系列LatticeECP3实现DDR3存储器控制器。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：217088
    • 提供者：weixin_38631401

  1. LatticeECP3设计的FPGA视频协议开发技术

  2. 本文介绍了LatticeECP3FPGA系列主要特性，LatticeECP3-35简化方框图以及LatticeECP3视频协议板主要特性，方框图和详细的电路图。Lattice公司的LatticeECP3FPGA系列能提供高性能的特性如增强的DSP架构，高速SERDES和高速源同步接口。LatticeECP3系列采用65nm技术，有149K逻辑单元和支持多达486个用户I/O，可提供多达320个18x18乘法器以及各种并行I/O标准。广泛用于批量生产的对成本和功耗敏感的有线和无线基础设备以及各种多

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：1048576
    • 提供者：weixin_38536349

  1. EDA/PLD中的用中档FPGA实现多相滤波器

  2. 在现代电子系统中，到处都可以看到数字信号处理（ DSP ）的应用，从MP3播放器、数码相机到手机。DSP设计人员的工具箱的支柱之一是有限脉冲响应（ FIR ）滤波器。FIR滤波器越长（有大量的抽头），滤波器的响应越好。然而这里有折衷的情况，由于大量的抽头增加了对逻辑的需求、增加了计算的复杂性，增加了功耗，以及可能引起饱和/溢出。 　　多相技术可以用于实现滤波器，拥有与传统FIR滤波器可比的结果，而且使用了较少的逻辑、需要较少的计算资源、更低的功耗，并减少了可能的饱和/溢出。可用如今新型的小规模

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：164864
    • 提供者：weixin_38750007

  1. 单片机与DSP中的Lattice用中档FPGA实现多相滤波器

  2. 引言 　　在现代电子系统中，到处都可以看到数字信号处理（ DSP ）的应用，从MP3播放器、数码相机到手机。DSP设计人员的工具箱的支柱之一是有限脉冲响应（ FIR ）滤波器。FIR滤波器越长（有大量的抽头），滤波器的响应越好。然而这里有折衷的情况，由于大量的抽头增加了对逻辑的需求、增加了计算的复杂性，增加了功耗，以及可能引起饱和/溢出。 　　多相技术可以用于实现滤波器，拥有与传统FIR滤波器可比的结果，而且使用了较少的逻辑、需要较少的计算资源、更低的功耗，并减少了可能的饱和/溢出。可用如今

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：362496
    • 提供者：weixin_38506713

  1. EDA/PLD中的NXP新款CGV高速转换器演示板采用LatticeECP3 FPGA器件

  2. 恩智浦半导体(NXP Semiconductors)近日宣布，CGV高速数据转换器系列新增两款低成本、低功耗演示板，新产品采用了莱迪思半导体公司生产的LatticeECP3器件。新演示板旨在证明恩智浦CGV转换器与莱迪思ECP3 FPGA系列器件的互通性。演示板1集成了恩智浦ADC1413D和莱迪思ECP3器件；演示板2集成了恩智浦DAC1408D和莱迪思ECP3器件。恩智浦将在2010年5月25日至27日加州阿纳海姆市举行的IEEE微波理论与技术协会(MTT-S)/国际微波年会(IMS)上展示

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：76800
    • 提供者：weixin_38693192

  1. 用中档FPGA实现多相滤波器

  2. 在现代电子系统中，到处都可以看到数字信号处理（ DSP ）的应用，从MP3播放器、数码相机到手机。DSP设计人员的工具箱的支柱之一是有限脉冲响应（ FIR ）滤波器。FIR滤波器越长（有大量的抽头），滤波器的响应越好。然而这里有折衷的情况，由于大量的抽头增加了对逻辑的需求、增加了计算的复杂性，增加了功耗，以及可能引起饱和/溢出。 　　多相技术可以用于实现滤波器，拥有与传统FIR滤波器可比的结果，而且使用了较少的逻辑、需要较少的计算资源、更低的功耗，并减少了可能的饱和/溢出。可用如今新型的小规模

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：207872
    • 提供者：weixin_38670501

  1. NXP新款CGV高速转换器演示板采用LatticeECP3 FPGA器件

  2. 恩智浦半导体(NXP Semiconductors)近日宣布，CGV高速数据转换器系列新增两款低成本、低功耗演示板，新产品采用了莱迪思半导体公司生产的LatticeECP3器件。新演示板旨在证明恩智浦CGV转换器与莱迪思ECP3 FPGA系列器件的互通性。演示板1集成了恩智浦ADC1413D和莱迪思ECP3器件；演示板2集成了恩智浦DAC1408D和莱迪思ECP3器件。恩智浦将在2010年5月25日至27日加州阿纳海姆市举行的IEEE微波理论与技术协会(MTT-S)/国际微波年会(IMS)上展示

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：84992
    • 提供者：weixin_38596485

  1. Lattice用中档FPGA实现多相滤波器

  2. 引言 　　在现代电子系统中，到处都可以看到数字信号处理（ DSP ）的应用，从MP3播放器、数码相机到手机。DSP设计人员的工具箱的支柱之一是有限脉冲响应（ FIR ）滤波器。FIR滤波器越长（有大量的抽头），滤波器的响应越好。然而这里有折衷的情况，由于大量的抽头增加了对逻辑的需求、增加了计算的复杂性，增加了功耗，以及可能引起饱和/溢出。 　　多相技术可以用于实现滤波器，拥有与传统FIR滤波器可比的结果，而且使用了较少的逻辑、需要较少的计算资源、更低的功耗，并减少了可能的饱和/溢出。可用如今

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：486400
    • 提供者：weixin_38602563