您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 基于S3C2440 ARM的信号采集与传输硬件系统的研究与设计

  2. 在当前数字信息技术和网络技术高速发展的时代,嵌入式系统已经广泛渗 透到科学研究,工程设计,军事技术等领域以及人们的日常生活"随着国内外 嵌入式产品的进一步开发和推广,嵌入式技术和人们的生活结合得越来越紧密" 由于嵌入式系统已经让我们享受了许多便利的生活,而且越来越受重视, Mrr的Dav记Clark首度提出了/后PC时代0一词,指出个人计算机只是提供在 这个过渡时期的解决方案,而非最佳的方式,最终发展应用将不再停留在桌上 的个人计算机,而是从桌面上蔓延下来,进入用户的日常生活中"也就是说, 将
  3. 所属分类:硬件开发

    • 发布日期:2013-02-25
    • 文件大小:5242880
    • 提供者:pengwangguo
  1. 片上系统设计和RochitRajsuman测试.rar

  2. 从芯片上系统(SoC)的基本概述开始,包括相关术语的定义,这本书帮助您理解SoC设计的挑战,以及最新的设计和测试方法。 您可以看到ASIC技术是如何发展成为一个基于嵌入式内核的概念的,其中包括预先设计的、可重用的知识产权(IP)内核,这些内核充当微处理器、数据存储设备、DSP、总线控制和接口——所有这些都是经过缝制的吗? 一起由用户? 定义逻辑(UDL)。 第一部分讨论了与socket相关的设计难点,包括软硬件协同设计、重用设计和核心设计。 您将获得实际的、真实的设计指导,其中引用了商业企业使
  3. 所属分类:其它

    • 发布日期:2019-07-23
    • 文件大小:1048576
    • 提供者:weixin_39840387
  1. JTAG的理论研究和设计实现.pdf

  2. 边界扫描技术是符合IEEE规范的一种测试方法,JTAG设计的实现降 低了测试的复杂度、提高了质量及缩短面市时问。适合进行超大规模集成电路的 测试。同时,JTAG以采用更小的体积而提供更强的功能的优势,主要应用到集成 电路设计和测试验证的开发研究方面,但实现边界扫描技术需要超出铂的附加芯 片面积,同时增加了连线数目,且工作速度有所下降,这些问题有待解决。 本文通过对JTAG标准和技术内容的研究,对JTAG在SoC器件中的应用结 构进行了分析,提出了相应的简化措施,以此为据,设计了可用于芯片测试的
  3. 所属分类:其它

    • 发布日期:2019-07-23
    • 文件大小:1048576
    • 提供者:weixin_39840515
  1. 无线传感器网络SoC芯片电源模块LDO的设计.pdf

  2. 无线传感器网络SoC芯片电源模块LDO的设计pdf,无线传感器网络SoC芯片电源模块LDO的设计口经验交流口 仪器仪表用户 △Vo Re t 12 瞬间下拉,进入系统的动态调节过程,输出电流增加 输出重新进入稳定状态点。同样,当负载电流瞬间减 3)瞬态特性 小,引起电路新的动态调节,最终进入稳定状态点。表 瞬态特性为负载电流突变时引起输出电压的最1给出LDO仿真结果。 大变化,它是输出电容C及其等效串联电阻Rs和旁 表1LDO仿真结果 路电容C的函数,其中旁路电容C的作用是提高负载 参数 典型值
  3. 所属分类:其它

    • 发布日期:2019-10-13
    • 文件大小:1048576
    • 提供者:weixin_38743481
  1. 低压低功耗全摆幅CMOS运算放大器设计与仿真.pdf

  2. 低压低功耗全摆幅CMOS运算放大器设计与仿真pdf,ABSTRACT In recent years, more and more electronic products with battery supply are widely used, which cries for adopting low voltage analog circuits to reduce power consumption, therefore low voltage, low power analog circu
  3. 所属分类:其它

    • 发布日期:2019-09-14
    • 文件大小:3145728
    • 提供者:weixin_38744435
  1. 解析嵌入式指纹检索系统设计

  2. 指纹检索算法是一种应用于大容量指纹数据库的快速指纹搜索方案。本文在对传统自动指纹识别系统研究的基础上,设计了基于多维向量指纹索引因子的快速指纹检索算法,同时利用国产SOC芯片SEP6200,搭建了嵌入式应用平台,并最终将所设计的算法以应用程序的形式在嵌入式目标平台上进行映射与实现。系统经过实验测试与分析,得到了良好的性能指标,进一步论证了本设计的可行性。
  3. 所属分类:其它

    • 发布日期:2020-08-02
    • 文件大小:94208
    • 提供者:weixin_38717574
  1. 嵌入式系统/ARM技术中的TI专注于推动IEEE 1149.7 新标准的开发与认证

  2. 随着芯片功能的不断增加,系统设计从简单的电路板向复杂的多芯片上系统 (SoC) 架构发展,手持终端和消费类电子产品开发人员正面临着日益严格的引脚及封装要求。   作为 IEEE 工作组的重要成员,德州仪器宣布将致力于推动 IEEE 1149.7 标准获得批准。IEEE 1149.7 是一种全新的双引脚测试与调试接口标准,可以将 IEEE 1149.1 技术的引脚数量减半,使设计人员能够轻松测试并调试具有复杂数字电路、多个 CPU 以及应用软件的产品。除了领衔推进最新 IEEE 1149.7 标准
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:83968
    • 提供者:weixin_38581455
  1. 嵌入式系统/ARM技术中的应用龙芯一号内核的国产系统级芯片横空出世

  2. 11月17日,那是值得庆贺了日子,由广州海山公司自主研发的HS3210i芯片正式生产版面世。与先前测试样片相比,HS3210i芯片的LOGO上增加了“Powered by Loongson 龙芯”字样。     海山公司介绍,该SOC芯片采用龙芯一号CPU IP核,作为国内首个具有完全自主知识产权、并且将完整产业链建立在国内的嵌入式系统主芯片,HS3210系列SoC芯片的关键IP核、芯片设计、流片、封装、测试、芯片品牌等产业环节全部在国内实现,芯片的BSP软件配套也全部在国内开发,并可为下游产品
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:88064
    • 提供者:weixin_38535428
  1. 应对扫描压缩逻辑的合成挑战

  2. 所有现代SoC都使用扫描结构来检测设计中是否存在制造缺陷。扫描链的目的就是用于测试并按照串行顺序连接芯片的时序元件。然而,随着现代SOC几何尺寸不断缩小及复杂性不断增加,如今已能将数百万个晶体管集成到单一芯片之中。因此,时序元件总数与可用的扫描IO总数之比在不断增加。而测试仪的成本(测试仪使用时间)高昂,传统的扫描结构已不足以支持这些复杂的SoC。压缩逻辑被看作是针对上述问题的解决方案,但它在逻辑合成阶段却带来了扫描拼接方面的新挑战。我们将详细讨论这些挑战和针对这些扫描拼接问题的解决方案,但在此
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:84992
    • 提供者:weixin_38728277
  1. 嵌入式系统/ARM技术中的演示ASIC IP性能与质量需要有FPGA中立的设计流程

  2. 设计新系统级芯片(SoC)产品的公司都面临成本和效率压力,以及实现更高投资回报的持续市场压力,从而导致了工程团队缩编、设计工具预算降低以及新产品上市时间规划缩短。这使得设计复杂SoC的公司愈发倾向于为其设计中的大多数模块购买IP核授权,而不是构建自己的内部定制版本。选择合适的IP核是这种开发范式的基本挑战;同时,评估和展示这些内核的方法对购买者和开发人员同样重要。     事实上,市面上的IP核都具有多样化的功能和可选产品。并且,即便用户已经查阅了有关潜在供应商和产品的目录,但在IP质量上也仍
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:318464
    • 提供者:weixin_38661087
  1. S698P4 SoC芯片存储器控制器的设计与实现

  2. 详细分析了S698P4 SoC芯片存储器控制器的控制原理,并给出相应设计方案和仿真结果。该控制器可在32 bit位宽模式下对存储器进行读写控制。目前该处理器已实现了量产,实际硬件测试验证了S698P4 SoC芯片存储器控制器的高效性能。
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:323584
    • 提供者:weixin_38723461
  1. 基于ARM Cortex-M3核的SoC架构设计及性能分析

  2. 主要研究了基于ARM Cortex-M3核的SoC设计方法及不同架构对芯片整体性能的影响。首先从Cortex-M3的结构特点尤其是总线结构特点出发,分析了基于该核的SoC架构设计的要点。然后通过EEMBC的CoreMark程序,对实际流片的一款Cortex-M3核芯片进行了性能测试,并与STM32F103 MCU的测试结果进行了对比,通过实例说明了不同芯片架构对性能的影响。最后,对影响SoC芯片性能的因素,包括芯片架构、存储器速度、工艺、主频等进行了分析和总结。
  3. 所属分类:其它

    • 发布日期:2020-10-18
    • 文件大小:229376
    • 提供者:weixin_38502929
  1. 体域网基带验证平台设计与实现

  2. 测试验证是SoC设计过程中的重要步骤,针对穿戴式体域网基带SoC在验证中的测试向量复杂、射频可靠性要求高、结果多样化等挑战,设计并实现了体域网基带测试验证平台。在硬件设计上,采用高集成度FPGA(Altera-Cyclone III)、射频芯片(MAX2837)和混合信号前端芯片(MAX19712),提高了系统的可靠性;在软件上,设计了体域网数据流状态机,对体域网基带自动加载多种速率的数据流,验证其对多种健康信息的服务质量(QoS)。该验证平台已经针对自主开发的IEEE802.15.6基带进行了
  3. 所属分类:其它

    • 发布日期:2020-10-16
    • 文件大小:389120
    • 提供者:weixin_38656462
  1. SOC芯片的设计与测试

  2. 摘要:SOC已经成为集成电路设计的主流。SOC测试变得越来越复杂,在设计时必须考虑DFT和DFM。本文以一SOC单芯片系统为例,在其设计、测试和可制造性等方面进行研究,并详细介绍了SOC测试解决方案及设计考虑。 引言   以往的系统设计是将CPU,DSP,PLL,ADC,DAC或Memory等电路设计成IC后,再加以组合变成完整的系统,但现今的设计方式是将上述的电路直接设计在同一个IC上,或购买不同厂商的IP(intellectual property),直接加以整合,此方式称为单晶片片上
  3. 所属分类:其它

    • 发布日期:2020-11-25
    • 文件大小:105472
    • 提供者:weixin_38727694
  1. 电子测量中的基于LEON开源软核的SoC平台构建与测试

  2. 引言伴随着导航系统功能日益多样化、软件算法愈加复杂和集成度要求更高的趋势,在大规模可编程器件上设计、验证和测试导航SoC芯片成为解决方案之一。导航系统SoC芯片设计的要求主要有:①安全性。芯片的所有功能模块运行正常,运行机制透明,可靠性强。②可配置性。根据应用要求对硬件进行裁减和配置,达到最佳的功能、功耗和面积比。③高运算能力。具备在特定时间内完成复杂算法的运算能力。SoC芯片的核心是实现运算和控制功能的微处理器。LEON是一款基于SPARC V8架构的开源微处理器IP软核,在VHDL源代码基础
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:226304
    • 提供者:weixin_38667920
  1. 通信与网络中的应对单芯片手机设计挑战

  2. 为获得低成本的手机解决方案,过去已经发展了几种集成方法,包括集成外部器件、将混合信号构建单元与数字功能合并等,主要的目的就是减少外部元器件数量(分立芯片器件、电阻、电容、电感器件,以及外部调节器件等),从而减少需要处理的器件并最终降低生产成本。朝SoC的方向再前进一步就是将数字(包括存储器)部分、混合信号和射频功能利用同一种工艺集成到单块芯片上,或者将这些构建模块组装到一个封装单元中。每种方法都有其优点和缺点,但单芯片方法能够提供最经济的解决方案,因为所需要的处理和封装成本最少,并且有可能实现最
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:95232
    • 提供者:weixin_38701407
  1. SOC芯片设计与测试

  2. SOC已经成为集成电路设计的主流。SOC测试变得越来越复杂,在设计时必须考虑DFT和DFM。        本文以一SOC单芯片系统为例,在其设计、测试和可制造性等方面进行研究,并详细介绍了SOC测试解决方案及设计考虑。                引言         以往的系统设计是将CPU,DSP,PLL,ADC,DAC或Memory等电路设计成IC后,再加以组合变成完整的系统,但现今的设计方式是将上述的电路直接设计在同一个IC上,或购买不同厂商的IP(intellectual
  3. 所属分类:其它

    • 发布日期:2020-12-03
    • 文件大小:182272
    • 提供者:weixin_38592847
  1. 通信与网络中的基于OpenVera构建以太网MAC芯片验证平台

  2. 引言    当芯片的设计规模越来越大,朝向SoC发展时,RTL级功能仿真时间还可以忍受,但门级仿真己经成为不可能继续广泛使用的技术了。对设计进行完备性验证要求有足够的测试向量,随着设计规模的增大,需要的仿真向量也急剧增加。近十年来,芯片的设计规模增大了100倍,仿真向量增加了近10000倍。二者的共同作用使门级仿真所需的时间飞速增长。要找到如此庞大的能够保证验证完备性的仿真向量集也变得不太可能。    另一方面,芯片设计又面临着上市时间的巨大压力,验证的不足直接导致芯片不能通过测试,由此可能造成
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:101376
    • 提供者:weixin_38674616
  1. SOC芯片设计与测试

  2. 摘要:SOC已经成为集成电路设计的主流。SOC测试变得越来越复杂,在设计时必须考虑DFT和DFM。本文以一SOC单芯片系统为例,在其设计、测试和可制造性等方面进行研究,并详细介绍了SOC测试解决方案及设计考虑。关键词:单芯片系统;面向测试设计;面向制造设计;位失效图;自动测试设备   引言   以往的系统设计是将CPU,DSP,PLL,ADC,DAC或Memory等电路设计成IC后,再加以组合变成完整的系统,但现今的设计方式是将上述的电路直接设计在同一个IC上,或购买不同厂商的IP(intell
  3. 所属分类:其它

    • 发布日期:2021-02-03
    • 文件大小:217088
    • 提供者:weixin_38595606
  1.  用于齿轮检测的集成式测量头电路设计

  2. 为了降低测量头噪音,提高测量精度,增强其使用灵活性,进行了扫描式电感测量头的集成化研究。采用了传感器与信号处理电路均集成在测量头中,并使其具备显示功能与标准串行通讯接口的设计方案,讨论了相关电路的设计与开发。信号调理电路使用了差动电感信号调理单芯片解决方案AD698,而后续处理电路则基于内部集成有高速、高精度A/D转换器以及其他功能模块的SOC型单片机C8051F060 进行构建。对所开发电路进行了测试和实验,实验结果达到了预期要求。
  3. 所属分类:其它

    • 发布日期:2021-01-29
    • 文件大小:923648
    • 提供者:weixin_38703823
« 12 3 »