注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Virtex-5 中文用户手册

  2. Virtex-5 中文用户手册 特别有用的Xilinx FPGA开发的Virtex-5的中文用户手册

  3. 所属分类：硬件开发

    • 发布日期：2009-05-02
    • 文件大小：7340032
    • 提供者：james3823

  1. Xilinx V-5 应用指南

  2. 本技术文档介绍 Virtex™-5 架构。有关 Virtex-5 系列 FPGA 的最新完整技术文档可以从 Xilinx 网站获得，网址是 http://www.xilinx.com/cn/virtex5。

  3. 所属分类：硬件开发

    • 发布日期：2010-03-09
    • 文件大小：7340032
    • 提供者：dmbsxl

  1. k7 SRIO参考例程

  2. Core name: Xilinx LogiCORE Serial RapidIO Version: 5.5 Release Date: April 19, 2010 ================================================================================ This document contains the following sections: 1. Introduction 2. New Features 3. Su

  3. 所属分类：硬件开发

    • 发布日期：2018-07-27
    • 文件大小：433152
    • 提供者：cleve_mfr

  1. 二维dct源代码

  2. Zip file contains Verilog files (*.v) dct.v test_dct.v Vhdl file (*.vhd) dct.vhd The verilog synthesized using Synplicity (Synplify Pro) and placed and routed using Foundation 4.1.03i. The multiplier instantiation in the verilog files are used when

  3. 所属分类：硬件开发

    • 发布日期：2018-09-19
    • 文件大小：11264
    • 提供者：qq_37797723

  1. 赛灵思XC4VFX100数据手册

  2. 产品分类 集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 标准包装 24 系列 Virtex®-4 FX LAB/CLB数 10544 逻辑元件/单元数 94896 RAM 位总计 6930432 输入/输出数 576 门数 - 电源电压 1.14 V ~ 1.26 V 安装类型 表面贴装 工作温度 -40°C ~ 100°C 封装/外壳 1152-BBGA，FCBGA 供应商设备封装 1152-FCBGA（35x35）

  3. 所属分类：嵌入式

    • 发布日期：2019-04-22
    • 文件大小：1048576
    • 提供者：wild_boys

  1. Virtex-4FPGA器件实现DDRSDRAM控制器的完整教程.pdf

  2. DDR 器件需要每 7.8 µs 刷新一次。要求自动刷新计数器的电路放置在控制器内。控制器将 DCM 的 CLKDV 输出用于刷新计数器。该输出提供自动刷新计数器需要的低频率时钟。要节省 DCM 的 CLKDV 输出使用的 BUFG，设计人员可以使用 DCM 的高频 CLK0 输出或 DCM 的 CLK/4 输出 （用于 IDELAY 电路）作为时钟来驱动刷新计数器。如果自动刷新电路的时钟改 变，mem_interface_top_parameters_0.v 文件中的 max_ref_cou

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：415744
    • 提供者：weixin_39840924

  1. pg168-gtwizard.pdf

  2. xilinx fpga gt wizard serdes手册 用于Xilinx开发查看sXL|NⅩ ALL PROGRAMMABLEN Reset Sequence Modules for GTH and GTP Transceivers 87 Example design descr iption for gTZ Transceivers.................... 87 Known limitations of the gtz wizard ·····:::.:.:·····.·

  3. 所属分类：硬件开发

    • 发布日期：2019-10-05
    • 文件大小：11534336
    • 提供者：weixin_45026888

  1. AN_375 FT600 Data Loopback Application User Guide.pdf

  2. FT600 Data Loopback Application User GuideFTDI AN 375 FT600 Data Loopback Application User Guide Chip Version 1.0 Document Reference No. ft 001190 Clearance No. FTDI#461 1 Introduction This document explains how to use the FT600/FT601 Loopback Applic

  3. 所属分类：嵌入式

    • 发布日期：2019-08-24
    • 文件大小：523264
    • 提供者：gaojie_123123

  1. A Framework for Generating High Throughput CNN Implementations on FPGAs.pdf

  2. 一种FPGA硬件加速方案，实现深度学习，可实现高吞吐量的CNN网络Session 3: Deep Learning FPGA 18, February 25-27, Monterey, CA, USA maps. Let b, n and m index into the Batch, fin and fout dimensions Table 1: Variation of model paramcters Equation 4 specifies the operations of a co

  3. 所属分类：深度学习

    • 发布日期：2019-07-20
    • 文件大小：2097152
    • 提供者：shiyangcool

  1. HotSDN-paper-2014-ONOS-Towards-an-Open-Distributed-SDN-OS.pdf

  2. We present our experiences to date building ONOS (Open Network Operating System), an experimental distributed SDN control platform motivated by the performance, scalability, and availability requirements of large operator networks. We describe and ev

  3. 所属分类：互联网

    • 发布日期：2019-06-29
    • 文件大小：2097152
    • 提供者：fengqiyunran

  1. FPGA动态局部可重构中基于TBUF总线宏设计

  2. 目前，Xilinx公司提倡使用最新的EAPR(Early Access Partial Reconfiguration)方法实现FPGA动态局部可重构技术。该方法中用于可重构模块与其他模块之间通信的总线宏是基于Slice的，但这个方法只适用于Virtex-Ⅱ，Virtex-ⅡPro，Virtex-IV和Virtex-V等器件，对于Virtex，SpartanⅡ，SpartanⅢ等器件，只能使用基于TBUF的总线宏实现动态可重构技术，因此该文对基于TBUF的总线宏研究是有意义的。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：162816
    • 提供者：weixin_38752459

  1. 2×4 MIMO-OFDM系统中 K-Best检测器的设计与实现

  2. 基于贝尔实验室V-BLAST结构构建了2×4 MIMO-OFDM系统模型，并确定了该模型下K-Best算法的K值。之后对K-Best检测器进行了硬件架构设计，采用Xilinx Virtex-5芯片对所设计检测器加以实现，并给出检测器资源消耗和时钟频率等性能指标，最后通过仿真验证检测器正确性。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：651264
    • 提供者：weixin_38564003

  1. 嵌入式系统/ARM技术中的ADI携手XI推出多载波开发平台简化基站设计

  2. Analog Devices Inc.最近与业界领先的可编程逻辑供应商Xilinx Inc.携手合作，推出一款无线电结构开发平台，帮助多载波蜂窝基站制造商节省工程设计资源，缩短上市时间。ADI公司的 MS-DPD（混合信号、数字预失真）开发平台允许 OEM 厂家快速*估并重新编程无线电，从发射路径消除非线性，增强无线电功效，从而简化无线基础设施设计过程。 　　ADI 公司的 MS-DPD 平台集成一个高性能RF和混合信号发射与接收机观测信号链，支持2G、3G 以及新兴的4G 无线协议。Xili

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：59392
    • 提供者：weixin_38674415

  1. EDA/PLD中的FPGA器件配置电平和接口标准

  2. Xilinx的所有FPGA器件都基于SRAM的内部结构，因此为在每次FPGA加电后开始工作之前必须将配置数据加载到器件内部的SRAM中，这个过程称为“配置”。(Configuration)。配置完成之后，FPGA复位其寄存器，使能各个输刀输出引脚，器件即可实现设计者要求的逻辑功能。 　　1．配置电平和接口标准 　　Virtex-4、Virtex-5和Spartan-3系列器件增加和修改了一些与配置有关的专用引脚，这些专用引脚如下。 　　(1)VCCAUX辅助电源：在Virtex-4、Vir

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：69632
    • 提供者：weixin_38712548

  1. 单片机与DSP中的Xilinx 发布VIRTEX-5 SXT FPGA

  2. 赛灵思公司（Xilinx）今天宣布开始向市场交付针对高性能数字信号处理（DSP）而优化的65 nm Virtex:trade_mark:-5 SXT现场可编程门阵列（FPGA）器件的首批产品。SXT平台创造了DSP性能的行业新纪录——550MHz下性能达352 GMAC，而且动态功率较上一代90nm器件相比降低35%。此外，SXT平台还是第一个集成了串行收发器的DSP优化的FPGA产品系列。 通过三款可满足下一代无线和视频应用对超高DSP带宽和更低系统成本要求的新器件，Virtex-5 SXT平

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：76800
    • 提供者：weixin_38551431

  1. FPGA组成

  2. 0 公司 Xilinx： Artix-7(最低成本及功耗、ZYNQ-7020)、Virtex-7(性能最高)、Kintex（最高性价比） Altera ：Stratix V（性能最高）、Cyclone V（最低成本及功耗） 1 内部资源 1.1 逻辑资源块 CLB（Xlinx）:由均匀分布、纵向密集的slice构成，slice包括 LUT 可用其模仿寄存器/锁存器、ROM、RAM、门电路… 寄存器 通过配置MUX形成寄存器链，能实现移位寄存器电路 异或门/复用器（MUX） 由专门的异或门加专门

  3. 所属分类：其它

    • 发布日期：2021-01-07
    • 文件大小：154624
    • 提供者：weixin_38730840

  1. FPGA器件配置电平和接口标准

  2. Xilinx的所有FPGA器件都基于SRAM的内部结构，因此为在每次FPGA加电后开始工作之前必须将配置数据加载到器件内部的SRAM中，这个过程称为“配置”。(CONfiguration)。配置完成之后，FPGA复位其寄存器，使能各个输刀输出引脚，器件即可实现设计者要求的逻辑功能。 　　1．配置电平和接口标准 　　VIRtex-4、Virtex-5和Spartan-3系列器件增加和修改了一些与配置有关的专用引脚，这些专用引脚如下。 　　(1)VCCAUX辅助电源：在Virtex-4、Vir

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：75776
    • 提供者：weixin_38626179

  1. 利用Virtex-5 SXT的高性能DSP解决方案

  2. 二十多年来，FPGA 为世人提供了灵活、适应性极强、快速的设计环境。早期的 DSP 设计人员发现，可将一种可再编程的门海用于数字信号处理。如果把内置到 FPGA 架构中的乘法器、加法器和累加单元结合起来，就可以利用大规模并行计算实现有效的滤波器算法。 　　在未加工频率性能方面的损失，通过并行计算得到了弥补，而且得远大于失，可谓“失之东隅，收之桑榆”；由此获得的 DSP 带宽完全可与替代方案媲美。随着时间的推移，乘法器和加法器的实施越来越高效。1998 年，Xilinx 顺理成章推出了个集成于

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：155648
    • 提供者：weixin_38502239