注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DSP硬核FPGA加通用ARM实现低成本高性能处理系统

  2. 利用LATTICE 带有DSP 硬核的FPGA 加通用ARM_CPU 实现高性能数据采集和处理

  3. 所属分类：硬件开发

    • 发布日期：2009-06-08
    • 文件大小：187392
    • 提供者：doudouchen

  1. DSP接口电路设计与编程

  2. 内容简介 本书以ADSP2106x、ADSP2116x系列高性能浮点DSP为主，介绍了以数字信号处理器(DSP)为核心的实时数字信号处理的系统设计，详细论述了DSP与多种外围接口电路的设计方法，包括各种存储器、模数和数模转换电路、异步串行接口、地址/数据复用总线、扩展I/O、CPCI总线，以及相关的软件编程和调试方法，还介绍了高速数字电路、数模混合电路的印制板设计方法。 本书面向通信、雷达和电子工程类领域的科研和工程设计人员以及相关专业的研究生和高年级本科生。 目录 第1章 DSP的结构和功能

  3. 所属分类：硬件开发

    • 发布日期：2009-09-26
    • 文件大小：10485760
    • 提供者：menglimin

  1. 《VHDL语言及其应用》

  2. 电子设计的必由之路是数字化已成为共识在数字化的道路上我国电子设计技术 的发展经历了并将继续经历许多重大的变革与飞跃从应用SSI 通用数字电路芯片构成 电路系统到广泛地应用MCU 微控制器或单片机在电子系统设计上发生了具有里 程碑意义的飞跃这一飞跃不但克服了纯SSI 数字电路系统许多不可逾越的困难同时也 为电子设计技术的应用开拓了更广阔的前景它使得电子系统的智能化水平在广度和深度 上产生了质的飞跃MCU 的广泛应用并没有抛弃SSI 的应用而是为它们在电子系统中 找到了更合理的地位随着社会经济发展

  3. 所属分类：硬件开发

    • 发布日期：2009-02-13
    • 文件大小：1048576
    • 提供者：zhanghuafeng24

  1. 基于NIOS II的BCMO4蓝牙通信模块的设计

  2. 在工业现场中，大多的通信设备是通过加装通信模块来实现的，而大多的通信模块的处理器采用ARM核。随着微电子学和计算机科学的迅速发展，电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA和嵌入式系统的多种模式。SOPC由于集成了硬核或软核CPU、DSP、存储器、外围I/O及可编程逻辑模块，在设计和应有的灵活性及其成本方面有较大的优势。

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：95232
    • 提供者：weixin_38680671

  1. FPGA、CPU、DSP的竞争与融合介绍

  2. 对FPGA技术来说，早期研发在5年前就已开始尝试采用多核和硬件协处理加速技术朝系统并行化方向发展。在实际设计中，FPGA已经成为CPU的硬件协加速器，很多芯片厂商采用了硬核或软核CPU+FPGA的模式，今后这一趋势也将继续下去。

  3. 所属分类：其它

    • 发布日期：2020-08-06
    • 文件大小：88064
    • 提供者：weixin_38659374

  1. FPGA集成硬核浮点DSP

  2. 随着DSP算法越来越复杂，FPGA性能会明显劣化，对占用80%～90%逻辑资源的FPGA会造成严重的布线拥塞，阻碍FPGA的快速互联，最终会影响时序收敛。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：77824
    • 提供者：weixin_38746387

  1. FPGA、CPU、DSP的竞争与融合

  2. 对FPGA技术来说，早期研发在5年前就已开始尝试采用多核和硬件协处理加速技术朝系统并行化方向发展。在实际设计中，FPGA已经成为CPU的硬件协加速器，很多芯片厂商采用了硬核或软核CPU+FPGA的模式，今后这一趋势也将继续下去。

  3. 所属分类：其它

    • 发布日期：2020-08-09
    • 文件大小：88064
    • 提供者：weixin_38615397

  1. DSP硬件实现的优化(三)—高速大规模FIR或者乘加算法硬件优化思路

  2. 在FPGA设计中，乘法器大部分使用的是内嵌的DSP硬核，如果系统需要跑很高的时钟频率的话，此时会视综合和布线结果而定来决定pipeline寄存器插在何处。由于FPGA的DSP乘法器具有内部插寄存器的功能，那么可以在乘法器内部插入pipeline，也可以在乘法器输出插入pipeline，当然也可以在最后一级全加器的输入前加pipeline，具体的插入点需要根据关键路径而定。

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：65536
    • 提供者：weixin_38590738

  1. 硬核浮点DSP的FPGA或取代高性能计算GPGPU

  2. Altera公司推出业界首款浮点FPGA，在高性能计算方面具有突出优势。它与GPGPU都可以使用OpenCL进行设计，但在算法实现上有很大的不同。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：94208
    • 提供者：weixin_38704011

  1. 基于FPGA的嵌入式数字化语音录制与回放的设计实现

  2. 0引言随着微电子技术的发展，系统集成向高速、高集成度、低功耗发展已经成为必然，同时SoPC技术也应用而生。SoPC将软硬件集成于单个可编程逻辑器件平台，使得系统设计更加简洁灵活。SoPC综合了SoC，PLD和FPGA的优点，集成了硬核和软核CPU、OSP、存储器、外围I/O及可编程逻辑，用户可以利用SoPC平台自行设计高速、高性能的CPU和DSP处理器，使得电子系统设计进入一个崭新的模式。该设计运用SoPC技术实现嵌入式数字化语音录制与回放。其中，介绍了在FPGA上构建WM8731的I2C总线，

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：455680
    • 提供者：weixin_38701312

  1. Altera在FPGA浮点DSP性能方面实现了变革

  2. 导读：Altera公司日前宣布在Arria 10 FPGA集成硬核浮点DSP模块。 　　Altera公司软件、IP及DSP市场总监Alex Grbic说：“在我们的器件中实现IEEE 754兼容浮点DSP模块的确在FPGA上实现了变革。采用硬核浮点功能，Altera FPGA和SoC的性能和功耗效率比在更多的应用上优于微处理器和GPU.” 　　硬核浮点DSP模块集成在正在发售的Altera 20 nm Arria 10 FPGA和SoC中，也集成在14 nm Stratix 10 FPGA和

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：120832
    • 提供者：weixin_38605188

  1. DSP中的Altera: FPGA集成硬核浮点DSP

  2. 1 FPGA浮点运算推陈出新　　以往FPGA在进行浮点运算时，为符合IEEE 754标准，每次运算都需要去归一化和归一化步骤，导致了极大的性能瓶颈。因为这些归一化和去归一化步骤一般通过FPGA中的大规模桶形移位寄存器实现，需要大量的逻辑和布线资源。通常一个单精度浮点加法器需要500个查找表(LUT)，单精度浮点要占用30%的LUT，指数和自然对数等更复杂的数学函数需要大约1000个LUT。因此随着DSP算法越来越复杂，FPGA性能会明显劣化，对占用80%～90%逻辑资源的FPGA会造成严重的布线

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：95232
    • 提供者：weixin_38721252

  1. 高速手势识别系统解决方案

  2. 1设计摘要　　目前，研究自然化的人机交互是当今计算机科学技术领域的主要研究热点之一，手势输入作为一种自然、丰富、直接的交互手段在人机交互技术中占有重要的地位。本项目提出以Xilinx公司Spartan 6系列FPGA为核心器件的手势识别系统设计的方案，采用FPGA芯片的内置DSP硬核作为手势识别模块的核心,负责图像识别算法的实现，采用FPGA作为图像采集模块的控制中心,负责图像的采集,完成预处理和摄像头聚焦和云台的控制工作，以FPGA高速强大的处理能力保证了系统的实时性。手势识别部分融合人手颜色

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：204800
    • 提供者：weixin_38671819

  1. 单片机与DSP中的FPGA的高速多通道数据采集控制器IP核设计

  2. 摘要 介绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A／D转换器件(ADS8364)，针对该器件使用硬件描述语言设计IP核，实现对采集数据的处理，同时设计了IP核与嵌入式系统的接口。在Xilinx公司的ISE开发工具中，利用FPGA器件中的硬 FIFO控制器辅助设计IP核，利用嵌入式开发工具EDK建立FPGA嵌入式系统，并添加和修改了用户自定义IP核，通过仿真验证了该方法的实效性。 　　随着可编程逻辑器件的不断进步和发展，FPGA在嵌入式系统

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：402432
    • 提供者：weixin_38705558

  1. Altera在FPGA浮点DSP性能方面实现了变革

  2. 导读：Altera公司日前宣布在Arria 10 FPGA集成硬核浮点DSP模块。 　　Altera公司软件、IP及DSP市场总监Alex Grbic说：“在我们的器件中实现IEEE 754兼容浮点DSP模块的确在FPGA上实现了变革。采用硬核浮点功能，Altera FPGA和SoC的性能和功耗效率比在更多的应用上优于微处理器和GPU.” 　　硬核浮点DSP模块集成在正在发售的Altera 20 nm Arria 10 FPGA和SoC中，也集成在14 nm Stratix 10 FPGA和

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：131072
    • 提供者：weixin_38595356

  1. 高速手势识别系统解决方案

  2. 1设计摘要　　目前，研究自然化的人机交互是当今计算机科学技术领域的主要研究热点之一，手势输入作为一种自然、丰富、直接的交互手段在人机交互技术中占有重要的地位。本项目提出以Xilinx公司Spartan 6系列FPGA为器件的手势识别系统设计的方案，采用FPGA芯片的内置DSP硬核作为手势识别模块的,负责图像识别算法的实现，采用FPGA作为图像采集模块的控制中心,负责图像的采集,完成预处理和摄像头聚焦和云台的控制工作，以FPGA高速强大的处理能力保证了系统的实时性。手势识别部分融合人手颜色信息和手

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：199680
    • 提供者：weixin_38663167