注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 16位源码乘法器的设计源码

  2. 本系统采用verilog硬件开发描述语言，从门级进行搭建十六位原码乘法器，并用modelsim仿真工具对其进行仿真。

  3. 所属分类：嵌入式

    • 发布日期：2009-12-28
    • 文件大小：31272
    • 提供者：guo66liang

  1. vhdl教程 挺好的资源

  2. vhdl学习资料，大家喜欢就看看吧VHDL培训教程 第一讲、VHDL简介及其结构 第二讲、VHDL中的对象、操作符、数据类型 第三讲、VHDL中的控制语句及模块 第四讲、状态机的设计VHDL培训教程 欢迎参加VHDL培训 浙江大学电子信息技术研究所 电子设计自动化(EDA)培训中心 编写:王勇 TEL:7951949或7951712 EMAIL:wangy@isee.zju.edu.cn第一讲、VHDL简介及其结构 • 通过本课的学习您可以了解以下几点 1、VHDL 的基本概念 2、VHDL的

  3. 所属分类：C

    • 发布日期：2008-10-27
    • 文件大小：490496
    • 提供者：ylw51100

  1. 基于Zynq的图像增强系统之图像输出.rar

  2. 基于硬件描述语言（HDL）设计的视频图像输出设计，本设计为设计源码，对相关领域的人员具有很好的参考意义。

  3. 所属分类：硬件开发

    • 发布日期：2019-07-21
    • 文件大小：3145728
    • 提供者：qikuizhou

  1. EDA/PLD中的莱迪思发布针对FPGA优化的32位MCU，提供开放源码

  2. 莱迪思半导体公司(Lattice Semiconductor)推出针对FPGA优化的32位微处理器(MCU)LatticeMico32。莱迪思正在推出该微处理器核的硬件描述语言(HDL)代码、由LatticeMico32系统生成的多种外围元件以及所选择的工具。它们都基于一种开放式源代码的格式，提供了可见性、灵活性和可移植性。这种产品的核心是LatticeMico32系统的开发工具套件，它提供了一种快速简便的方法来实现从平台定义到软件开发和调试的微处理器设计的过程。这种灵活的微处理器将在包括通信、

  3. 所属分类：其它

    • 发布日期：2020-11-28
    • 文件大小：70656
    • 提供者：weixin_38674569

  1. alogic:Alogic是一种用于数字逻辑的中级综合语言，可Swift编译为标准Verilog-2005，以在ASIC或FPGA中实现-源码

  2. 逻辑的 Alogic是一种用于数字逻辑的中级综合语言，可Swift编译为标准Verilog-2005，以在ASIC或FPGA中实现。 动机 传统上，寄存器传送级别（RTL）数字设计是使用Verilog或VHDL硬件描述语言（HDL）指定的。 这些标准的HDL几乎可以无限灵活地表达什么数字电路，并在整个实现流程中用作这些数字电路在各种抽象级别（例如，行为描述，门级网表等）的表示。 尽管这种灵活性对于用于表示多种抽象级别的电路的语言是必需的，但它也迫使设计人员必须明确其设计的每个细节。 标准HDL语

  3. 所属分类：其它

    • 发布日期：2021-03-18
    • 文件大小：1048576
    • 提供者：weixin_42116713

  1. hdl:硬件描述语言-源码

  2. 高密度脂蛋白 硬件描述语言

  3. 所属分类：其它

    • 发布日期：2021-03-06
    • 文件大小：509952
    • 提供者：weixin_42178688

  1. 硬件描述语言-源码

  2. 硬件描述语言 本课程旨在教授学术环境和行业中使用的两种主要HDL：verilog和VHDL。 练习01（联合字幕） 模拟 硬件01（全加器） 模拟 硬件02（D触发器） 模拟 练习02 A 练习02 A（广义AdderRipleCarry） 模拟 A，B，Cin和Sum A = [0-15] B = [0-15] Cin = 1 A = [0-15] B = 0 Cin = 1 A = [0-15] B = 1 Cin = 1 A = [0-15] B = 2 Cin = 1 A = [

  3. 所属分类：其它

    • 发布日期：2021-02-16
    • 文件大小：13631488
    • 提供者：weixin_42133861

  1. PipelineC：一种类似于C的硬件描述语言（HDL），添加了类似于HLS（高级综合）的自动流水线作为一种语言Constructcompiler功能-源码

  2. ██████╗ ██╗██████╗ ███████╗██╗ ██╗███╗ ██╗███████╗ ██████╗ ██╔══██╗██║██╔══██╗██╔════╝██║ ██║████╗ ██║██╔════╝██╔════╝ ██████╔╝██║██████╔╝█████╗ ██║ ██║██╔██╗ ██║█████╗ ██║ ██╔═══╝ ██║██╔═══╝ ██╔══╝ ██║ ██║██║╚██╗██║██╔══╝

  3. 所属分类：其它

    • 发布日期：2021-02-15
    • 文件大小：60817408
    • 提供者：weixin_42134038

  1. SpinalHDL：基于Scala的HDL-源码

  2. 关于SpinalHDL SpinalHDL是： 描述数字硬件的语言 与EDA工具兼容，因为它可以生成VHDL / Verilog文件 在语法和功能上比VHDL，Verilog和SystemVerilog强大得多 与VHDL，Verilog和SystemVerilog相比，冗长得多 不是HLS，也不是基于事件驱动的范式 仅以一对一的方式生成您的要求（没有黑魔法，没有黑匣子） 在设计中不引入面积/性能开销（与手写的VHDL / Verilog设计相比） 基于RTL描述范例，但可以走得更远 允

  3. 所属分类：其它

    • 发布日期：2021-02-05
    • 文件大小：1048576
    • 提供者：weixin_42097508

  1. awesome-hdl：硬件描述语言-源码

  2. awesome-hdl：硬件描述语言

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：5120
    • 提供者：weixin_42166626

  1. 莱迪思发布针对FPGA优化的32位MCU，提供开放源码

  2. 莱迪思半导体公司(Lattice Semiconductor)推出针对FPGA优化的32位微处理器(MCU)LatticeMico32。莱迪思正在推出该微处理器核的硬件描述语言(HDL)代码、由LatticeMico32系统生成的多种外围元件以及所选择的工具。它们都基于一种开放式源代码的格式，提供了可见性、灵活性和可移植性。这种产品的是LatticeMico32系统的开发工具套件，它提供了一种快速简便的方法来实现从平台定义到软件开发和调试的微处理器设计的过程。这种灵活的微处理器将在包括通信、消费

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：68608
    • 提供者：weixin_38741195

  1. alogic:Alogic是一种用于数字逻辑的中级综合语言，可Swift编译为标准Verilog-源码

  2. 逻辑的 Alogic是一种用于数字逻辑的中级综合语言，可Swift编译为标准Verilog-2005，以在ASIC或FPGA中实现。 动机 传统上，寄存器传送级别（RTL）数字设计是使用Verilog或VHDL硬件描述语言（HDL）指定的。 这些标准的HDL几乎可以无限灵活地表达什么数字电路，并在整个实现流程中用作这些数字电路在各种抽象级别（例如，行为描述，门级网表等）的表示。 虽然这种灵活性对于用于表示多种抽象级别的电路的语言是必需的，但它也迫使设计人员必须明确其设计的每个细节。 标准HDL语

  3. 所属分类：其它

    • 发布日期：2021-03-30
    • 文件大小：1048576
    • 提供者：weixin_42168230