注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基础电子中的数字电路如何抗干扰

  2. 文章总结了一些经验，教你在数字电路中如何抗干扰 。　　在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性的要求，避免在设计完成后再去进行抗干扰的补救措施。形成干扰的基本要素有三个：　　(1)干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt， di/dt大的地方就是干扰源。如：雷电、继电器、可控硅、电机、高频时钟等都可 能成为干扰源。　　(2)传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传 播路径是通过导线的传导和空间的辐射。　　(3)敏感器件

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：75776
    • 提供者：weixin_38640443

  1. 基础电子中的DS323x系列实时时钟性能比较

  2. 摘要：本文介绍了Maxim的几款实时时钟（RTC）芯片，列出了DS3231、DS3232、DS3234、DS32B35和DS32C35之间的性能差异，以帮助用户找到最合适的解决方案。重点讨论了DS2131M内置微机电系统（MEMS）谐振电路的时钟方案，用于替换晶振方案。 　　Maxim是实时时钟（RTC）产品的引领者，已经设计了多款在市场上炙手可热的实时时钟产品。这些产品提供完全集成的高精度、温度补偿RTC方案。多数情况下，RTC的精度主要取决于晶振频率随温度的变化。因此，对晶体进行高精度的温

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：104448
    • 提供者：weixin_38711041

  1. 基础电子中的教你如何了解晶振

  2. 首先我们要知道晶振是什么？晶振又称晶体振荡器，其作用是为系统提供基本的时钟信号。常用的有85M晶振、125M晶振等等。晶振通常与锁相环电路配合使用，以提供系统所需的时钟频率。如果不同子系统需要不同频率的时钟信号，可以用与同一个晶振相连的不同锁相环来提供。下面就让我们来看看如何选择晶振？ 　　对于一个高可靠性的系统设计，晶体的选择非常重要，尤其设计带有睡眠唤醒（往往用低电压以求低功耗）的系统。 　　这是因为低供电电压使提供给晶体的激励功率减少，造成晶体起振很慢或根本就不能起振。这一现象在上电复

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：58368
    • 提供者：weixin_38710127

  1. 基础电子中的解析有源晶振输出串联电阻的作用

  2. 晶振也分为无源晶振和有源晶振两种类型，而常用的晶振有100M晶振、125M晶振等等。有源晶振是一个完整的谐振振荡器。一般大公司硬件电路都有最小化设计，是长期经验总结出来的，为的是减少重复性劳动和确保产品质量。大家画图基本上直接抄模块电路，审查的人也按照标准电路检查，这样就不用每次都考虑如何设计。你说的晶振输出串电阻就来自于最小化设计，对于数字电路里最重要的时钟源部分，应该特别注意保证信号完整性，最小化设计中晶振外围电路除了电阻还要有一些其他器件。 　　串电阻是为了减小反射波，避免反射波叠加引起

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：51200
    • 提供者：weixin_38515573

  1. 基础电子中的时钟－闹铃－控制电路

  2. 时钟闹铃控制电路       说明：1、共阳极四位一体12引脚数码管引脚号是：将数码管的数字面朝向观察者，左下角是第1脚，逆时针方向依次是2、3、4、5、6、7、8、9、10、11、12 脚。　　2、如果是单个的数码管或两位一体的数码管，先测出数字显示段控制引脚和公共控制引脚，再将四个数码管　　的相同的段控制引脚用导线并联连接在一起后（每位数码管共八段即八根连接导线），连接在电阻R5～R13 上，公共控制引脚分别连接到三极管Q1 到Q4 的发射极上。　　3、用40 脚的集成块插座焊接在电路板上

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：110592
    • 提供者：weixin_38582506

  1. 基础电子中的如何实现时钟晶振的高稳定性运用

  2. 很多工程师，在电路中使用晶振时，经常会碰到这样的烦恼，一是晶振在电路中匹配不理想，影响使用效果；二是晶振的温度漂移太大，甚至影响产品的性能。目前在电子产品日新月异的今天，成本问题肯定是生产商考虑的重要因素，同样对晶振的运用也会考虑到成本因素，因此工程师在设计电路时，因有源晶体振荡器（俗称钟振）比普通无源谐振器价格高出5~10倍，从而更多地选择使用无源的晶体运用到电路中；只有在一些高端产品如工控类、高速通信类产品才比较青睐使用有源晶振，因此就产生了以上常见的问题。究其原因，无源晶振的使用效果不仅取

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：79872
    • 提供者：weixin_38672962

  1. 基础电子中的单片机控制板的三大设计原则

  2. 导读：本文将为您详解单片机控制板在设计过程中需遵循的三大原则及一些注意事项。 　　单片机控制板在设计过程中，需要遵循的如下原则： 　　1.在元器件的布局方面，应该把相互有关的元件尽量放得靠近一些，例如，时钟发生器、晶振、CPU的时钟输入端都易产生噪声，在放置的时候应把它们靠近些。对于那些易产生噪声的器件、小电流电路、大电流电路开关电路等，应尽量使其远离单片机的逻辑控制电路和存储电路（ROM、RAM），如果可能的话，可以将这些电路另外制成电路板，这样有利于抗干扰，提高电路工作的可靠性。 　　

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：117760
    • 提供者：weixin_38752459

  1. 基础电子中的嵌入式电阻与电容

  2. 微过孔的出现被称为印制电路板的第三次革命。无源器件的内置--电阻和电容被置入电路板内部--是否会被称为第四次革命呢？该技术更有可能改变电路设计的面貌。微过孔电路实现了更高的密度、更轻的重量和更好的性能，但电路板本身仍是许多导线的连接体。而采用无源器件内置技术后，电路板将变得完全不同于以往。 　　无源器件内置是一个相对较新的概念。为什么要内置它们呢？原因是电路板表面空间的紧张。在典型的装配中，占总价格不到3%的元件可能会占据电路板上40%的空间！而且情况正变得更为糟糕。我们设计的电路板要支持更多

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：353280
    • 提供者：weixin_38648968

  1. 基础电子中的深入理解电容，波纹和自发热

  2. 在评估纹波时，通常围绕纹波电压和纹波电流这两个组成部分来进行。在大多数应用中，纹波是工程师要最大限度抑制的一种电路状态。例如，在将交流电源转换成稳定直流输出的AC-DC转换器中，要竭力避免AC电源会以一种小幅、根据频率的变化信号叠加在DC输出之上的一种现象。然而，在其它情况下，波纹可以是种必要的设计功能，例如，时钟信号或数字信号就可利用电压电平的变化来切换器件的状态。　　在后一种情况，对波纹的考量可以说相当简单：不要让峰值电压超过电容的额定电压。然而，重要的是要牢记：峰值电压是最高纹波电压与电路

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：166912
    • 提供者：weixin_38552305

  1. 基础电子中的基于FPGA的等效时间采样原理的实现

  2. 在电阻抗多频及参数成像技术中正交序列数字解调法的抗噪性能对信号每周期的采样点数决定，采样点数越多，抗噪性能越高。当采样信号频率很高时，为了在被采样信号的一周期内多采样，就需要提高采样时钟的频率，但是由于系统的ADC 器件时钟速率并不能达到要求的高频速率或者存储处理速度等不能满足要求因此我们可以采用低速ADC 器件通过等效时间采样来对宽带模拟信号进行数据采集从而使系统易于实现。　　1 等效时间采样原理　　等效时间采样技术是把周期性或准周期性的高频、快速信号变换为低频的慢速信号。在电路上只对取样前的

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：129024
    • 提供者：weixin_38747592

  1. 基础电子中的十种精密全波整流电路

  2. 本文介绍了时钟精密全波整流电路。 　　图中精密全波整流电路的名称,纯属本人命的名,只是为了区分;除非特殊说明,增益均按1设计.　　图1是最经典的电路,优点是可以在电阻R5上并联滤波电容.电阻匹配关系为R1=R2,R4=R5=2R3;可以通过更改R5来调节增益　　图2优点是匹配电阻少,只要求R1=R2　　图3的优点是输入高阻抗,匹配电阻要求R1=R2,R4=2R3　　图4的匹配电阻全部相等,还可以通过改变电阻R1来改变增益.缺点是在输入信号的负半周,A1的负反馈由两路构成,其中一路是R5,另一路是

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：106496
    • 提供者：weixin_38622962

  1. 基础电子中的提升芯片投制设计的进度估算

  2. 芯片设计的进度经常估不准，连带影响芯片的开发成本、芯片的上市时间、及上市后的销售。许多芯片投制商（ASIC Supplier）会用总项目管理数据库来估算芯片投制设计的进度。同时绝大多数的进度估算都认为，投制设计完成的时间取决于芯片设计的复杂度，而复杂度多以电路中的逻辑门数, 存储器位数, 和时钟频率等来衡量。 　　然而，有家无晶圆厂的芯片投制在2008年完成一份芯片投制设计项目的内部研究，该研究显示，芯片从交付netlist后开始进行投制设计，一直到产生GDSII数据库后完成设计，此一投制过程

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：144384
    • 提供者：weixin_38624975

  1. 基础电子中的解析准谐振反激的原理及设计应用

  2. 如果不用固定的时钟来初始化导通时间,而利用检测电路来有效地“感测”MOSFET (VDS) 漏源电压的第一个最小值或谷值,并仅在这时启动MOSFET导通时间,结果会是由于寄生电容被充电到最小电压,导通的电流尖峰将会最小化。这情况常被称为谷值开关 (Valley Switching) 或准谐振开关。这篇文章的目的目的在于和大家分享关于准谐振反激的原理、应用及参数计算方面的知识。 　　准谐振 QR 　　Q(Quasi) 　　R( resonant) 　　主要是降低mosfet的开关损耗，而m

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：92160
    • 提供者：weixin_38620267

  1. 基础电子中的小议电磁兼容与电路保护

  2. 便携式电子设备的尺寸日趋小巧纤薄，越来越多的新功能或新特性不断被集成到设备中，使得便携设备的数据率及时钟频率越来越高。与此同时，便携设备必将面临着诸多潜在的电磁干扰(EMI)/射频干扰(RFI)源的风险，如开关负载、电源电压波动、短路、雷电、开关电源、RF放大器和功率放大器及时钟信号的高频噪声等。因此，电路设计和电磁兼容性(EMC)设计的技术水平对产品的质量和技术性能指标将起到非常关键的作用。 　　电磁干扰通常有两种情形，即传导干扰和辐射干扰。传导干扰是指通过导电介质把一个电网络上的信号耦合(

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：91136
    • 提供者：weixin_38706100

  1. 基础电子中的时钟电路设计

  2. 本案例的时钟信号的连接和高速数据采集系统一致，但DSP内部的频率设置电路和系数设置有所不同。DSP的频率设置引脚为CLKMD1～CKLMD3，这些引脚的状态来决定DSP内部倍频的大小。倍频是指在外部晶振的基础乘以设定的倍数，倍数与CLKCMD1～CLKMD3的关系如表所示。表中PLL禁止表示DSP内部的倍频电路禁止，此时DSP内部的分频电路工作，DSP工作时钟为输入时钟的一半或者1／4。 　　表     CLKMD1～CLKMD3与分频关系 　　本案例的JTAG仿真口的设计遵循IEEE标

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：115712
    • 提供者：weixin_38660918

  1. 基础电子中的一款雷达芯片的基于扫描路径法可测性设计

  2. 0 引 言 　　基于扫描路径法的可测性设计技术是可测性设计(DFT)技术的一个重要的方法，这种方法能够从芯片外部设定电路中各个触发器的状态，并通过简单的扫描链的设计，扫描观测触发器是否工作在正常状态，以此来检测电路的正确性。但随着数字电路朝着超大规模的方向发展，设计电路中使用的触发器的数目也日趋庞大，怎样采用合适的可测性设计策略，检测到更多的触发器，成为基于扫描路径法的一个关键问题。 　　本文采用基于扫描路径法的可测性设计技术，对一款约750万门级雷达芯片的实际电路进行可测性设计。在设计中通

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：291840
    • 提供者：weixin_38750406

  1. 基础电子中的EDA中的设计技巧分析的介绍

  2. （1）在时序控制电路SXKZ的设计中，利用计数器计数达到分频值时，对计数器进行清零，同时将输出信号反向，这就非常简洁地实现了对输 入基准时钟信号的分频，并且分频信号的占空比为0.5。 　　（2）在显示控制电路XSKZ的设计中，利用状态机非常简洁地实现了六种花型的循环变化，同时利用六个十六位常数的设计，可非常方便地设 置和修改六种花型。 　　（3）对于顶层程序的设计，因本系统模块较少，既可使用文本的程序设计方式，也可使用原理图的设计方式。但对于模块较多的系统，最好 使用文本的程序设计方式。　　

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：28672
    • 提供者：weixin_38664612

  1. 基础电子中的EDA的设计技巧分析介绍

  2. （1）密码锁输入电路KEYB 0ARD.VHD中对各种分频信号/信号序列的设计有独到之处。该设计中，利用一个自由计数器来产生各种需要的频率，也就是先建立一个N位计数器，N的大小根据电路的需求决定。N的值越大，电路可以除频的次数就越多，这样就可以获得更大的频率变化，以便提供多种不同频率的时钟信号。若输入时钟为CLK，N位计数器的输出为Q[N-1，0]，则Q（0）为CLK的2分频脉冲信号，Q（1）为CLK的4分频脉冲信号，Q（2）为CLK的8分频脉冲信号，……Q（N-1）为CLK的2N分频脉冲信号；

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：43008
    • 提供者：weixin_38650842

  1. 基础电子中的EDA中的综合计时系统的系统扩展思路介绍

  2. （1）对于系统的各种控制时钟信号，可通过分频电路对一个给定的合适频率信号进行分频来产生。 　　（2）设计系统工作的外围电路：系统用方波信号源、直流工作电源、彩灯控制的驱动电路。 　　（3）若为毕业设计，除要求设计调试程序、外围电路外，还可要求设计制作整个系统，包括PCB的制作。　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：22528
    • 提供者：weixin_38624975

  1. 基础电子中的同步复位与异步复位-异步复位和同步复位区别-异步复位同步释放

  2. 一、同步复位与异步复位特点： 　　同步复位就是指复位信号只有在时钟上升沿到来时，才能有效。否则，无法完成对系统的复位工作。 　　异步复位是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位。　　　　　二、异步复位和同步复位的优缺点： 　　1、同步复位的优点大概有3条： 　　a、有利于仿真器的仿真。 　　b、可以使所设计的系统成为100%的同步时序电路，这便大大有利于时序分析，而且综合出来的fmax一般较高。 　　c、因为他只有在时钟有效电平到来时才有效，所以可以滤除高于时钟频率的

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：46080
    • 提供者：weixin_38704565
« 12 3 4 5 »