您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 半导体器件物理-施敏

  2. 微电子经典之作! 译者序前言导言第1部分半导体物理第1章半导体物理学和半导体性质概要1.1引言1.2晶体结构1.3能带和能隙1.4热平衡时的载流子浓度1.5载流子输运现象1.6声子、光学和热特性1.7异质结和纳米结构1.8基本方程和实例第2部分器件的基本构件第2章p-n结二极管2.1引言2.2耗尽区2.3电流-电压特性2.4结击穿2.5瞬变特性与噪声2.6端功能2.7异质结第3章金属-半导体接触3.1引言3.2势垒的形成3.3电流输运过程3.4势垒高度的测量3.5器件结构3.6欧姆接触第4章金
  3. 所属分类:C

    • 发布日期:2010-01-06
    • 文件大小:13631488
    • 提供者:andreas_fan
  1. 短沟效应与MOS器件模型

  2. 短沟效应与MOS器件模型 短沟效应与MOS器件模型 短沟效应与MOS器件模型 短沟效应与MOS器件模型
  3. 所属分类:专业指导

    • 发布日期:2011-03-22
    • 文件大小:932864
    • 提供者:dx5026765
  1. Short-Channel Effects in MOSFET s

  2. 关于MOSFET内部的短沟道效应的相关联解释。
  3. 所属分类:讲义

    • 发布日期:2016-12-20
    • 文件大小:154624
    • 提供者:teiga
  1. 用于研究SOI的最新(2017年4月)BSIM模型

  2. 伯克利大学团队开发的BSIMSOI模型的最新版,其中NMOS和PMOS模型都是以VA语言编写,注意,虽然文档中没有说明使用尺寸,但是我试了一下,最小适用于0.18μm,沟长再小,短沟道效应比较严重,器件特性变化明显。
  3. 所属分类:硬件开发

    • 发布日期:2018-11-08
    • 文件大小:2097152
    • 提供者:u011516175
  1. 研究论文-高性能非平面沟道场效应晶体管.pdf

  2. 半导体器件的高速化、集成化要求其特征尺寸不断缩小,不可避免地导致短沟道效应,从而使得器件性能退化。提出了一种非平面沟道晶体管,利用二维半导体器件仿真软件SILVACO对其阈值电压退化、亚阈值特性和衬底电流进行了研究,并通过能带图、电势分布图和电场分布图探讨了其物理机理。研究表明非平面沟道晶体管可以很好地抑制阈值电压退化,改善器件的亚阈值特性,降低漏电流和衬底电流,提高击穿电压,从而抑制短沟道效应,提高器件的可靠性。
  3. 所属分类:其它

    • 发布日期:2019-08-07
    • 文件大小:1048576
    • 提供者:weixin_39840387
  1. 低压低功耗全摆幅CMOS运算放大器设计与仿真.pdf

  2. 低压低功耗全摆幅CMOS运算放大器设计与仿真pdf,ABSTRACT In recent years, more and more electronic products with battery supply are widely used, which cries for adopting low voltage analog circuits to reduce power consumption, therefore low voltage, low power analog circu
  3. 所属分类:其它

    • 发布日期:2019-09-14
    • 文件大小:3145728
    • 提供者:weixin_38744435
  1. 差分放大器中的不匹配效应及消除方法

  2. 叙述模拟集成电路设计中关于MOS管不匹配特性的一些基本概念,以及随着加工尺寸的不断减小,MOS管所引起的一系列短沟道效应,进而描述整个MOS管模型的发展历史,以此说明一个精确模型对模拟电路设计的重要意义。然后进一步阐述因MOS管失配而引起电路性能变差,尤其是对整个D/A转换器性能的影响;进而采用改进技术,并对其进行了进一步验证。
  3. 所属分类:其它

    • 发布日期:2020-07-28
    • 文件大小:94208
    • 提供者:weixin_38721691
  1. 短沟道MOSFET的毫米波噪声建模

  2. 基于40 nm MOSFET的器件物理结构,建立了统一的MOSFET毫米波噪声模型,以此来表征漏极电流噪声、感应栅极电流噪声以及两者之间的互相关噪声的特性。通过将栅极过载效应引入高频噪声模型,使得统一模型具有良好的平滑性、准确性和连续性。最后,将所建模型的仿真结果与传统的高频噪声模型进行对比,并且对比所建模型与传统模型的四噪声参数以及实测的数据来验证模型的有效性和精准性。
  3. 所属分类:其它

    • 发布日期:2020-10-16
    • 文件大小:583680
    • 提供者:weixin_38642864
  1. MOS管短沟道效应及其行为建模

  2. 随着集成电路工艺的不断革新,集成电路器件的尺寸不断减小,当MOS管的尺寸小到一定程度时,会出现短沟道效应,此时MOS管特性与通常相比有很大不同。本文介绍了描述短沟道MOS管特性的一些公式,然后利用硬件描述语言VHDL2AMS对短沟道MOS管进行了行为建模,并利用混合信号仿真器SMASH5. 5对模型进行了仿真,将短沟道MOS管模型特性与一般模型特性作了比较。
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:243712
    • 提供者:weixin_38550137
  1. 嵌入式系统/ARM技术中的FPGA的静态功耗分析与降低技术(二)

  2. 3 FPGA结构中基本单元漏电流分析   3.1 晶体管的漏电流原理   晶体管的漏电流主要包括源漏之间的亚阈值漏电流(Isub)和栅漏电流(Igate),但随着导电沟道的缩短,也带来了其他的漏电流。图5所示为在短沟道下所有的漏电流。   I1为pn结的反偏漏电流。   I2为源漏之间的亚阈值漏电流。它是在栅压低于阈值电压Vth时,在亚阈值区域有弱的反型而形成的电流。   I3为穿过栅氧化层形成的栅电流。它是由于栅氧化层厚度越来越薄,电子穿过栅氧化层产生的电流。   I4、I
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:159744
    • 提供者:weixin_38724370
  1. 基于PD SOI工艺的高压NMOS器件工艺研究

  2. 摘 要:由于PD SOI工艺平台的特殊性,P阱浓度呈现表面低、靠近埋氧高的梯度掺杂。常规体硅的高压N管结构是整个有源区在P阱里的,需要用高能量和大剂量的P注入工艺将漂移区的P阱反型掺杂,这在工艺上是不容易实现的。文章针对常规高压NMOS器件做了仿真,发现漂移区必须采用能量高达180 KeV、剂量6×1013以上的P注入才能将P阱反型,形成高压NMOS器件,这在工艺实现上不太容易。而采用漂移区在N阱里的新结构,可以避免将P阱上漂移区反型的注入工艺,在工艺上容易实现。通过工艺流片验证,器件特性良好。
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:346112
    • 提供者:weixin_38607088
  1. 模拟技术中的差分放大器中的不匹配效应及消除方法

  2. 随着微电子制造业的发展,制作高速、高集成度的CMOS电路已迫在眉睫,从而促使模拟集成电路的工艺水平达到深亚微米级。因为诸如沟道长度、沟道宽度、阈值电压和衬底掺杂浓度都未随器件尺寸的减小按比例变化,所以器件的不匹配性随着器件尺寸的减小越加明显。在短沟道CMOS电路中由于不匹配性引起的特性变化可能会限制器件尺寸的减小而影响工艺水平的发展,这样不匹配性的消除就显得更重要。   1 差分放大器性能   差分放大器的目的是抑制共模输出,增大差模输出。期望差模输出电压随差模输入电压的变化而成比例变化。任
  3. 所属分类:其它

    • 发布日期:2020-11-10
    • 文件大小:302080
    • 提供者:weixin_38624557
  1. 元器件应用中的三星开发出新型双栅晶体管

  2. 韩国三星电子日前开发成功了pMOS导通电流高达2.31mA/μm的新型双栅晶体管“MBC(multi-bridge-channel)FET”。开关特性也不错,为75mV/dec。该公司2004年6月就n型MBCFET进行了技术发表,此次则试制成功了p型产品。n型MBCFET采用了多晶硅栅极,而此次为了控制阈值,采用了TiN材料的金属栅,在Bulk底板和SOI底板上对n和p两种特性进行测试。   MBC是一种在结构上通过在硅底板内部嵌入多个栅电极,将夹在栅电极之间的区域用作沟道的晶体管。每个沟
  3. 所属分类:其它

    • 发布日期:2020-11-28
    • 文件大小:38912
    • 提供者:weixin_38565480
  1. 电源技术中的集成电路中的MOS晶体管模型

  2. MOS模型 MOS的一级模型是SPICE的MOSFET模型中最简单的一种。该模型适于沟长大于5微米,栅氧化层厚度大于500埃的MOSFET。计算速度快但不精确。 MOSFET的二级模型是基于几何图形的分析模型。在MOSFET的二级模型中,考虑了小尺寸器件的一些二级效应的影响。该模型适于沟长大于2微米,沟道宽度在6微米左右,栅氧化层厚度大于250埃的MOSFET。考虑的主要的二级效应包括:(1) 短沟和窄沟效应对阈值电压的影响。(2) 表面电场对载流子迁移率的影响。(
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:47104
    • 提供者:weixin_38644168
  1. 按比例缩小理论

  2. 由前面的分析可知,缩小器件的尺寸,可以减小沟道长度L和寄生电容,从而改善集成电路的性能和集成度。器件尺寸的缩小,在集成电路技术发展的历史中,起着十分重要的作用,在今后仍然是集成电路进一步发展的一个关键因素。 MOS集成电路的缩小尺寸,包括组成集成电路的MOS器件的缩小尺寸以及隔离和互连线的缩小尺寸三个方面。MOS器件尺寸缩小后,会引入一系列的短沟道和窄沟道效应。 MOS集成电路器件缩小尺寸的理论就是从器件物理出发。研究器件尺寸缩小之后,尽可能减少
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:92160
    • 提供者:weixin_38518668
  1. 完全耗尽的栅叠层双栅极应变Si MOSFET中渐变沟道设计对改善短沟道抗扰度和热载流子可靠性的影响

  2. 本文提出了一种新的纳米级梯度沟道栅堆叠,双栅应变硅MOSFET结构及其二维解析模型。假定界面,并考虑了掺杂的影响以及高,低掺杂区的长度。该模型用于获得两个区域中表面势和电场的表达式。 扩展分析以获得阈值电压(Vth),亚阈值电流和亚阈值摆幅的表达式。 结果表明,沟道中的渐变掺杂分布可抑制短沟道效应(SCE),例如Vth滚降,漏极诱导的势垒降低(DIBL)和热载流子效应。 已将如此获得的结果与使用设备模拟器ISE-TCAD获得的模拟结果进行了比较,发现该一致性良好。
  3. 所属分类:其它

    • 发布日期:2021-03-14
    • 文件大小:524288
    • 提供者:weixin_38554193
  1. 隧道场效应晶体管静电放电冲击特性研究

  2. 随着器件尺寸的不断减小,集成度的逐步提高,功耗成为了制约集成电路产业界发展的主要问题之一.由于通过引入带带隧穿机理可以实现更小的亚阈值斜率,隧道场效应晶体管(TFET)器件已成为下一代集成电路的最具竞争力的备选器件之一.但是TFET器件更薄的栅氧化层、更短的沟道长度容易使器件局部产生高的电流密度、电场密度和热量,使得其更容易遭受静电放电(ESD)冲击损伤.此外,TFET器件基于带带隧穿机理的全新工作原理也使得其ESD保护设计面临更多挑战.本文采用传输线脉冲的ESD测试方法深入分析了基本TFET器
  3. 所属分类:其它

    • 发布日期:2021-03-11
    • 文件大小:821248
    • 提供者:weixin_38505158
  1. 短沟道效应对硅纳米线MOSFET中太赫兹辐射检测的影响

  2. 短沟道效应对硅纳米线MOSFET中太赫兹辐射检测的影响
  3. 所属分类:其它

    • 发布日期:2021-03-08
    • 文件大小:534528
    • 提供者:weixin_38614287
  1. 部分耗尽异质环栅场效应晶体管阈值电压模型

  2. 为抑制短沟道效应和解决载流子传输效率低的问题,提出了部分耗尽异质环栅金属氧化物半导体场效应晶体管(MOSFET) 结构(DMSG),并建立了器件的表面电势和阈值电压解析模型。异质环栅由两种具有不同功函数的材料无缝拼接形成,能在沟道中产生电场峰值,降低漏端电场,并屏蔽漏压对最小表面势的影响。通过为沟道耗尽层各区建立柱坐标下电势泊松方程和相应的边界条件方程,采用径向抛物线近似对偏微分方程进行降维和解析求解技术,获得了DMSG结构的解析模型。仿真结果表明,与传统的部分耗尽环栅器件相比,DMSG结构载流
  3. 所属分类:其它

    • 发布日期:2021-03-02
    • 文件大小:851968
    • 提供者:weixin_38653296
  1. 场效应管的测量方法图解

  2. 下面是对场效应管的测量方法   场效应管英文缩写为FET。可分为结型场效应管(JFET)和绝缘栅型场效应管(MOSFET),我们平常简称为MOS管。而MOS管又可分为增强型和耗尽型而我们平常主板中常见使用的也就是增强型的MOS管。   下图为MOS管的标识   我们主板中常用的MOS管G D S三个引脚是固定的。。。不管是N沟道还是P沟道都一样。。。把芯片放正。。。从左到右分别为G极D极S极!如下图:   用二
  3. 所属分类:其它

    • 发布日期:2021-01-20
    • 文件大小:162816
    • 提供者:weixin_38639471
« 12 »