注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 高速PCB的信号完整性、电源完整性 和电磁兼容性研究

  2. 首先 ， 本 文介绍了高速PCB设计中存在的信号完整性、电源完整性和电磁 兼容问题，并总结了国内外的研究现状。 其次 ， 在 阐述传输线理论的基础上，详细分析了高速PCB设计中的信号完 整性问题，包括反射、串扰等，讨论了公共时钟和源同步总线结构的系统中所 必须满足的时序约束条件;对常用的端接方案的端接效果进行了仿真，并分析 了两祸合传输线系统中线间距、平行走线长度、介质层厚度等参数变化对串扰 的影响。 再次 ， 研 究了同步开关噪声的产生机理;并在此基础上提出了电源完整性 设计方法，通过单节点

  3. 所属分类：嵌入式

    • 发布日期：2009-07-02
    • 文件大小：3145728
    • 提供者：caesarwong

  1. 高速PCB的信号完整性_电源完整性和电磁兼容性研究

  2. 随着高速数字电路和高集万成度芯片技术的飞速发展,电路中的信号完整性! 电源完整性和电磁兼容性问题日益严重"这些问题的出现给系统硬件设计带来 了更大的挑战,高速CPB的信号完整性!电源完整性和电磁兼容性设计己经成为 系统设计能否成功的主要因素"本文研究了高速PCB的信号完整性!电源完整性 和电磁兼容性问题及其解决方法" 首先,本文介绍了高速FCB设计中存在的信号完整性!电源完整性和电磁 兼容问题,并总结了国内外的研究现状" 其次,在阐述传输线理论的基础上,详细分析了高速CPB设计中的信号完 整性

  3. 所属分类：硬件开发

    • 发布日期：2013-02-19
    • 文件大小：5242880
    • 提供者：pengwangguo

  1. 布线规则.txt

  2. 3 1. 一般规则 1.1 PCB板上预划分数字、模拟、DAA信号布线区域。 1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。 1.3 高速数字信号走线尽量短。 1.4 敏感模拟信号走线尽量短。 1.5 合理分配电源和地。 1.6 DGND、AGND、实地分开。 1.7 电源及临界信号走线使用宽线。 1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。 2. 元器件放置 2.1 在系统电路原理图中： a) 划分数字、模拟、DAA电路及其相关电

  3. 所属分类：硬件开发

    • 发布日期：2019-05-23
    • 文件大小：14336
    • 提供者：qq_33237941

  1. IAI 滑块型-RCP2电缸手册.pdf

  2. IAI 滑块型-RCP2电缸手册pdf,IAI 滑块型-RCP2电缸手册RCP2 电缸 HIRCP2-SA6C 电缸滑块型本体宽度58mm脉冲马达联轴器型 ■型号项目RcP2-sA6C 42P P1 系列 编码器种类 达种美 行程 适用控制器 电缆长度 :增量型规恪 42°:脉冲马达 P: PCON N:无 EE:刹车(配线从末端出) 口尺寸 6:6r EL:制车配线从左侧伸出 车(配从右侧僻出 反凉点规格 ※型号项目的内容参阋序言的第25页。 R口口:机械电盐SR:滑块部为滚子垭格 ■速度与可

  3. 所属分类：其它

    • 发布日期：2019-10-19
    • 文件大小：3145728
    • 提供者：weixin_38743968

  1. 华为EMC资料.PDF

  2. 华为的关于EMC设计的总结和推广，供一些硬件工程师做设计时参考。内部公开 斗为不PCB的EMC设计指的 EMCPCBOOO1 修订记录 日期 修订版本描述 作者 2000/09/01100 初稿完成 EMC特别工作小组 2000-09-0)1 版权所有,侵权必究 第2页,共94页 内部公开 斗为不PCB的EMC设计指的 EMCPCBOOO1 目录 前言 8 第一部分布局 10 1,层的设置 0 1.1合理的层数 10 1.1.1Vcc、GND的层数 .,,,,,,,,,10 1.1.2信号层数

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：2097152
    • 提供者：zmmcoco

  1. 阻抗设计常用模型电路公司

  2. 硬件电路阻抗设计常用模型电路设计，关于PCB板设计的细节问题，需要注意的内容第四章六层板设计 27 40.六层板叠层设计方案 41.六层板常见阻抗设计与叠层结构. 28 410. SGSSGS|5055|190100|1.0mm 28 4.11. SGSSGS|150||90100|1.0mm 29 412. SGSSGS‖50|90100||1.6mm. 30 413.5 GSGGS|50|190100||1.6mm 4.14. SGSGGS|50||90100|1.6mm 32 415. S

  3. 所属分类：硬件开发

    • 发布日期：2019-03-03
    • 文件大小：724992
    • 提供者：wanjietiam

  1. 高速背板中互连的研究

  2. 背板是电信和数据通信中，在技术方面相对落后的部分，但又是(从开发的角度和设备角度看)相对地昂贵的部分，它已经成为提高传输速率的“瓶颈”。提高传输率是电子工业面临的一大挑战，高速背板的设计已经成为高速电路设计和仿真技术的会聚点之一。 电磁场理论的应用已经在微波领域相当成熟。随着高速互连时钟频率的不断提高，互连中电磁场的有限传播速度和波动现象：趋肤效应、介质损耗、辐射损耗开始显现，此时在低频时适用的电路理论已经显现不足。因此越来越多人研究用电磁场分析方法来解决电路设计问题，高速数字电路设

  3. 所属分类：硬件开发

    • 发布日期：2013-02-18
    • 文件大小：4194304
    • 提供者：pengwangguo

  1. 基础电子中的线间距对串扰的影响

  2. 保持其他参数不变，改变线间距S，分别为2mil、5mil和10mil，受干扰微带线近端和远端的串扰波形如图1所示。 　　图 线间距不同时的近端和远端串扰 　　如图所示，线间距为2 mil、5 mil和10 mil时，近端串扰电压峰值分别为463 mV、360 mV、269 mV，远端串扰电压峰值分别为－279 mV、－250 mV、－202 mV。可见，随着布线间距的减小，线间的串扰越来越严重。因此，在进行实际的高速电路布线时，应该慎重对待信号线之间的串扰，因为高速信号线对邻近走线的串扰

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：66560
    • 提供者：weixin_38746918