注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 9s12 TPM边沿对齐PWM实验

  2. freescale 9s12 系列 PWM模块应用

  3. 所属分类：其它

    • 发布日期：2009-07-29
    • 文件大小：413696
    • 提供者：scjcstc

  1. SC9RS08MZ8数据手册

  2. SC9RS08MZ8数据手册 存储器 • 闪存在全部操作电压和温度范围内可读/ 写/ 擦除 • RAM • 使用硬件电路来防止对RAM和Flash存储器的数据 的非法访问 省电模式 • 停止模式 • 使用实时中断（RTI）或ACMP 电源保护模式唤醒 时钟源选项 • 晶振（XOSC） -- 循环控制晶振，工作范围 31.25KHz-39.0625KHz 或1MHz-5MHz • ICS--带锁频环（FLL）的内时钟源模块（ICS） 由内部或外部电路控制。精密微调的内部参考可达 到0.2% 的精

  3. 所属分类：其它

    • 发布日期：2011-04-18
    • 文件大小：2097152
    • 提供者：hefenglulu

  1. protel2004封装

  2. protel dxp的元件封装 一、 Protel DXP中的基本PCB库： 原理图元件库的扩展名是.SchLib，PCB板封装库的扩展名.PcbLib，它们是在软件安装路径的“\Library\...”目录下面的一些封装库中。 根据元件的不同封装我们将其封装分为二大类：一类是分立元件的封装，一类是集成电路元件的封装 1、分立元件类： 电容：电容分普通电容和贴片电容：普通电容在Miscellaneous Devices.IntLib库中找到，它的种类比较多，总的可以分为二类，一类是电解电容，一

  3. 所属分类：专业指导

    • 发布日期：2012-10-23
    • 文件大小：31744
    • 提供者：lidaoshi

  1. HTML标签对应英文全称及中文翻译

  2. Html标签大全： Html Hypertext Markup Language 超文本 标记 语言 超文本链接 创建超文本链接 ,其中的url为链接目标地址 href： Hypertext Reference的缩写。意思是超文本引用 anchor 的缩写 。anchor ['æŋkə] 基本解释 n. 锚, 铁锚 的。 URL 全球资源定位器（Uniform Resource Locator） this is a heading HTML 标题（Heading）是通过 -

  3. 所属分类：Web开发

    • 发布日期：2014-01-04
    • 文件大小：61440
    • 提供者：ml1990s

  1. html第二 章

  2. 第二章 页面排版布局与表格 作用：用来定义表格 属性： 　 border 用来设定表格边框 align 设置表格的对齐方式(　可选属性：left right center ) bgcolor 用来设置表格的背景颜色，可以通过３种方式获得。 background 设置表格的背景图案,如果图片比表格大，图片将被截断显示，如果图片比表格小，将在表格中平铺显示。 width 设置表格的宽度 height 用来设定表格的高度 cellspacing设置单元格间距 cellpadding设置单元格边沿和

  3. 所属分类：网页制作

    • 发布日期：2014-03-12
    • 文件大小：143360
    • 提供者：oldhorse1a

  1. N76E003单片机PWM程序（边沿对齐，独立输出模式）

  2. 本工程由KEIL4构建，程序注释均使用中文，一目了然，可非常快的进行相关修改，使用PWM5（P03）输出1Khz频率，0.5ms占空比方波

  3. 所属分类：C

    • 发布日期：2018-09-17
    • 文件大小：146432
    • 提供者：u014798590

  1. 嵌入式开发-Virtex-4系列应用指南.pdf

  2. 大多数存储器接口都是源同步接口，从外部存储器器件传出的数据和时钟/选通脉冲是边沿对 齐的。在 Virtex-4 器件采集这一数据，需要延迟时钟/选通脉冲或数据。利用直接时钟控制技 术，数据经延迟，并与内部 FPGA 时钟实现中心对齐。在这个方案中，内部 FPGA 时钟采集传 出的数据。存储器传出的时钟/选通脉冲用于决定与数据位相关的延迟值。因此，与选通脉冲 相关的数据位的数量不受限制。由于无需将选通脉冲分配给相关数据位，所以不需要其他时钟 资源。 时钟/选通脉冲和数据位使用的 Virtex-4

  3. 所属分类：硬件开发

    • 发布日期：2019-05-23
    • 文件大小：711680
    • 提供者：drjiachen

  1. Luminary Micro Stellaris系列LM3S301微控制器选型指南(周立功翻译).pdf

  2. Luminary Micro Stellaris系列LM3S301微控制器选型指南(周立功翻译)pdf,Luminary Micro Stellaris系列LM3S301微控制器选型指南(周立功翻译)第1章结构概述 第1章结构概述 Luminary micro Stellaris-M系列的微控制器是首款基于 ARM Cortex-M3的控制器, 它将咼性能的32位计算引入到对价格敏感的嵌入式微控制器应用中。这些堪称先锋的器件 拥有与8位和16位器件相同的价格,却能为用户提供32位器件的性能,而且

  3. 所属分类：其它

    • 发布日期：2019-10-19
    • 文件大小：359424
    • 提供者：weixin_38743481

  1. Luminary Micro Stellaris系列LM3S812微控制器选型指南(周立功翻译).pdf

  2. Luminary Micro Stellaris系列LM3S812微控制器选型指南(周立功翻译)pdf,Luminary Micro Stellaris系列LM3S812微控制器选型指南(周立功翻译)第1章结构概述 第章结构概述 系列的微控制器是首款基于 的控制器, 它将咼性能的位计算引入到对价格敏感的嵌入式微控制器应用中。这些堪称先锋的器件 拥有与位和位器件相同的价格,却能为用户提供位器件的性能,而且,所有器件都 是小型封装形式提供 系列的 微控制器拥有微控制器所具有的众多优点,如拥有广泛 使

  3. 所属分类：其它

    • 发布日期：2019-10-19
    • 文件大小：362496
    • 提供者：weixin_38744435

  1. Luminary Micro Stellaris系列LM3S102微控制器选型指南(周立功翻译).pdf

  2. Luminary Micro Stellaris系列LM3S102微控制器选型指南(周立功翻译)pdf,Luminary Micro Stellaris系列LM3S102微控制器选型指南(周立功翻译)第1章结构概述 第1章结构概述 Luminary micro Stellaris-M系列的微控制器是首款基于 ARM Cortex-M3的控制器, 它将咼性能的32位计算引入到对价格敏感的嵌入式微控制器应用中。这些堪称先锋的器件 拥有与8位和16位器件相同的价格,却能为用户提供32位器件的性能,而且

  3. 所属分类：其它

    • 发布日期：2019-10-19
    • 文件大小：325632
    • 提供者：weixin_38744375

  1. Luminary Micro Stellaris系列LM3S101微控制器选型指南(周立功翻译).pdf

  2. Luminary Micro Stellaris系列LM3S101微控制器选型指南(周立功翻译)pdf,Luminary Micro Stellaris系列LM3S101微控制器选型指南(周立功翻译)第1章结构概述 第章结构概述 系列的微控制器是首款基于 的控制器, 它将咼性能的位计算引入到对价格敏感的嵌入式微控制器应用中。这些堪称先锋的器件 拥有与位和位器件相同的价格,却能为用户提供位器件的性能,而且,所有器件都 是小型封装形式提供 系列的 微控制器拥有微控制器所具有的众多优点,如拥有广泛 使

  3. 所属分类：其它

    • 发布日期：2019-10-19
    • 文件大小：315392
    • 提供者：weixin_38744207

  1. Luminary Micro Stellaris系列LM3S613微控制器选型指南(周立功翻译).pdf

  2. Luminary Micro Stellaris系列LM3S613微控制器选型指南(周立功翻译)pdf,Luminary Micro Stellaris系列LM3S613微控制器选型指南(周立功翻译)第1章结构概述 第章结构概述 系列的微控制器是首款基于 的控制器, 它将咼性能的位计算引入到对价格敏感的嵌入式微控制器应用中。这些堪称先锋的器件 拥有与位和位器件相同的价格,却能为用户提供位器件的性能,而且,所有器件都 是小型封装形式提供 系列的 微控制器拥有微控制器所具有的众多优点,如拥有广泛 使

  3. 所属分类：其它

    • 发布日期：2019-10-19
    • 文件大小：353280
    • 提供者：weixin_38743968

  1. FU6811-18-31芯片资料全.pdf

  2. FU68XX芯片数据手册 双核：电机专用引擎 ME 和 8051 内核。ME 硬件自动完成电机 FOC/BLDC 运算控制; 8051内核用于参数配置和日常事务处理  指令周期大多为 1T 或 2T  16Kx8bit Flash ROM、带 CRC 校验功能、支持程序自烧录和代码保护功能  256x8bit IRAM，4Kx8bit XRAM  ME：集成低通滤波器(LPF)、比例积分器(PI)、SVPWM/SPWM、FOC 模块  单周期 16*16 位乘法器，

  3. 所属分类：C

    • 发布日期：2019-10-04
    • 文件大小：26214400
    • 提供者：weixin_45563085

  1. TRM_NUC029_Series_SC_Rev1.02.pdf

  2. NuMicro ® 家族 NUC029 系列 技术参考手册 NuMicro ® NUC029系列是以ARM ® Cortex ® -M0为内核的32位微控制器，适用于工业控制以及需 要多种通信接口、高集成度、高性能、低成本的应用。Cortex ® -M0是最新的ARM ® 嵌入式处理器， 拥有32位机的性能以及与传统8位机相当的价格。NuMicro ® NUC029系列包括3个型号： NUC029LAN, NUC029TAN 及 NUC029FAEnuvoTon NUC029 概述 197 系统

  3. 所属分类：嵌入式

    • 发布日期：2019-09-03
    • 文件大小：7340032
    • 提供者：qq_35351713

  1. SN32F249_V10_SC.pdf

  2. 存储器配置 ♦ ♦ 工作电压：1.8V ~ 5.5V 64KB 内置 Flash 可编程存储器 8KB SRAM ♦ ♦ ADC 4KB Boot ROM 14 通道 12 位 SAR ADC 内置温度传感器 ♦ 工作频率高达 50MHzSONY 目录 产品简介 功能特性 系统框图 时钟产生框图 引脚配置 引脚说明 引脚电路结构图 屮央处理器( 存储器 系统定时器 操作 用法说明及技巧 寄存器 系统定时器控制和状态寄存器( 系统定时器重装值寄存器( 系统定时器当前值寄存器( 系统定时器

  3. 所属分类：嵌入式

    • 发布日期：2019-09-03
    • 文件大小：2097152
    • 提供者：qq_35351713

  1. 零延迟时钟定时技术简介

  2. 零延迟指的是时钟频率合成器能够提供与时钟参考源边沿对齐的输出信号，其应用包括许多同步系统，如SONET和SDH网络、高速网络服务器、网络线路卡以及用于W-CDMA和Wi-Fi的基带定时等。 　　零延迟架构 　　集成零延迟时钟频率合成器至少需要三个构建模块（见图1）。第一个构建模块是锁相环（PLL），它可以是常见的模拟类型或较新型的全数字设计。第二个构建模块是具有匹配传播延迟的两个（或更多）输出驱动器。第三个构建模块是PLL反馈路径中的可变延迟元件。此外，零延迟架构要求从合成器输出到关联目标器

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：524288
    • 提供者：weixin_38682054

  1. EDA/PLD中的有多种定义输入偏移约束的方式

  2. 图1所示为实际的边沿对齐DDR接口，其中考虑了时钟抖动和数据边界。            　　图1 实际的边沿对齐源同步时序 　　有多种定义输入偏移约束的方式，约束DDR源同步接口的最好的方法是使用RISING和FALLING定义时序组，然后分别对每个组做输入偏移约束。关键字RISING和FALLING用来区分上下沿驱动寄存器，图2给出了一个例子，我们将在后面对其进行约束。 　　图2 DDR约束和时序示意 　　约束的第1个步骤是生成RISING和FALLING时序组，如图3所示的

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：117760
    • 提供者：weixin_38655561

  1. 基于小波变换的低场脉冲核磁共振信号滤波

  2. 低场脉冲核磁共振信号在去除噪声的同时不能损失峰值与边沿有用信息。本文首先介绍了基于平稳小波变换的空域阈值滤波法,然后提出对小波系数先平移以保证边沿对齐再做相邻尺度乘积的改进,并给出新的空域相关阈值计算公式,试验表明该方法在有效保护核磁共振信号峰值与边沿的同时很好地抑制了噪声。

  3. 所属分类：其它

    • 发布日期：2021-02-20
    • 文件大小：303104
    • 提供者：weixin_38557515

  1. 零延迟时钟定时技术简介

  2. 零延迟指的是时钟频率合成器能够提供与时钟参考源边沿对齐的输出信号，其应用包括许多同步系统，如SONET和SDH网络、高速网络服务器、网络线路卡以及用于W-CDMA和Wi-Fi的基带定时等。 　　零延迟架构 　　集成零延迟时钟频率合成器至少需要三个构建模块（见图1）。个构建模块是锁相环（PLL），它可以是常见的模拟类型或较新型的全数字设计。第二个构建模块是具有匹配传播延迟的两个（或更多）输出驱动器。第三个构建模块是PLL反馈路径中的可变延迟元件。此外，零延迟架构要求从合成器输出到关联目标器件的

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：651264
    • 提供者：weixin_38703906

  1. 有多种定义输入偏移约束的方式

  2. 图1所示为实际的边沿对齐DDR接口，其中考虑了时钟抖动和数据边界。            　　图1 实际的边沿对齐源同步时序 　　有多种定义输入偏移约束的方式，约束DDR源同步接口的的方法是使用RISING和FALLING定义时序组，然后分别对每个组做输入偏移约束。关键字RISING和FALLING用来区分上下沿驱动寄存器，图2给出了一个例子，我们将在后面对其进行约束。 　　图2 DDR约束和时序示意 　　约束的第1个步骤是生成RISING和FALLING时序组，如图3所示的灰色

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：171008
    • 提供者：weixin_38715831
« 12 »