注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的Verilog HDL 主要功能list

  2. y 基本逻辑门，例如and 、or 和nand 等都内置在语言中。y 开关级基本结构模型，例如pmos 和nmos 等也被内置在语言中。y 可采用三种不同方式或混合方式对设计建模。这些方式包括：行为描述方式—使用过程化 结构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使用门和模块实例语句描述建模。y Verilog HDL 中有两类数据类型：线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线，而寄存器类型表示抽象的数据存储元件。y 能够描述层次设计，可使用模块实例结构描述任何

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：47104
    • 提供者：weixin_38744778

  1. EDA/PLD中的Verilog HDL数据类型

  2. 4.5 数据类型Verilog HDL 主要包括两种数据类型线网类型(net type) 和寄存器类型（reg type ）。4.5.1 线网类型1. wire 和 tri 定义线网类型主要有wire 和tri 两种。线网类型用于对结构化器件之间的物理连线的建模。如器件的管脚，内部器件如与门的输出等。以上面的加法器为例，输入信号A，B是由外部器件所驱动，异或门X1的输出S1是与异或门X2输入脚相连的物理连接线，它由异或门X1所驱动。 由于线网类型代表的是物理连接线，因此它不存贮逻辑值。必须由器件

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：48128
    • 提供者：weixin_38659311

  1. EDA/PLD中的Verilog HDL 结构建模--模块端口

  2. 模块的端口可以是输入端口、输出端口或双向端口。缺省的端口类型为线网类型（即wire 类型）。输出或输入输出端口能够被重新声明为reg 型。无论是在线网说明还是寄存器说明中，线网或寄存器必须与端口说明中指定的长度相同。下面是一些端口说明实例。 module Micro (PC, Instr, NextAddr );/ / 端口说明input [3:1] PC;output [1:8] Instr;inout [16:1] NextAddr; / /重新说明端口类型：wire [16:1] Next

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：27648
    • 提供者：weixin_38746166

  1. EDA/PLD中的Verilog HDL 数据流建模 --连续赋值语句

  2. 6 数据流建模 在3.3.2 节中，我们已经初步了解到数据流描述方式，本节对数据流的建模方式进一步讨论，主要讲述连续赋值语句、阻塞赋值语句、非阻塞赋值语句，并针对一个系统设计频率计数器的实例进行讲解。 6.1 连续赋值语句数据流的描述是采用连续赋值语句(assign )语句来实现的。语法如下：assign net_type = 表达式；连续赋值语句用于组合逻辑的建模。等式左边是wire 类型的变量。等式右边可以是常量、由运算符如逻辑运算符、算术运算符参与的表达。如下几个实例：wire [3:0]

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：34816
    • 提供者：weixin_38720461

  1. EDA/PLD中的Verilog HDL混合设计描述方式

  2. 在模块中，结构的和行为的结构可以自由混合。也就是说，模块描述中可以包含实例化的门、模块实例化语句、连续赋值语句以及always语句和initial语句的混合。它们之间可以相互包含。来自always语句和initial语句（切记只有寄存器类型数据可以在这两种语句中赋值）的值能够驱动门或开关，而来自于门或连续赋值语句（只能驱动线网）的值能够反过来用于触发always语句和initial语句。　　下面是混合设计方式的1位全加器实例。module FA_Mix (A, B, Cin, Sum, Cout

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：29696
    • 提供者：weixin_38652196

  1. EDA/PLD中的Verilog HDL线网类型

  2. 线网数据类型包含下述不同种类的线网子类型。* wire * tri * wor * trior * wand * triand * trireg * tri1 * tri0* supply0 * supply1 简单的线网类型说明语法为：net_kind [msb:lsb] net1, net2, . . . , netN;net_kind 是上述线网类型的一种。msb和lsb 是用于定义线网范围的常量表达式；范围定义是可选的；如果没有定义范围，缺省的线网类型为1位。下面是线网类型说明实例。wi

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：28672
    • 提供者：weixin_38689338

  1. EDA/PLD中的Verilog HDL的wire和tri线网

  2. 用于连接单元的连线是最常见的线网类型。连线与三态线(tri)网语法和语义一致；三态线可以用于描述多个驱动源驱动同一根线的线网类型；并且没有其他特殊的意义。wire Reset;wire [3:2] Cla, Pla, Sla;tri [ MSB－1 : LSB +1] Art;如果多个驱动源驱动一个连线（或三态线网），线网的有效值由下表决定。wire (或 tri) 0 1 x z0 0 x x 01 x 1 x 1x x x x xz 0 1 x z下面是一个具体实例：assign Cla =

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：28672
    • 提供者：weixin_38673548

  1. EDA/PLD中的Verilog HDL中未说明的线网

  2. 在Verilog HDL中，有可能不必声明某种线网类型。在这样的情况下，缺省线网类型为1位线网。可以使用`default_nettype编译器指令改变这一隐式线网说明方式。使用方法如下：`default_nettype net_kind例如，带有下列编译器指令：`default_nettype wand任何未被说明的网缺省为1位线与网。   

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：20480
    • 提供者：weixin_38632763