注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 常见的硬件笔试面试题目3

  2. http://www.edacn.net/html/29/46529-75528.html 1.setup和holdup时间,区别. 2.多时域设计中,如何处理信号跨时域 3.latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的 4.BLOCKING NONBLOCKING 赋值的区别 5.MOORE 与 MEELEY状态机的特征 6.IC设计中同步复位与 异步复位的区别 7.实现N位Johnson Counter,N= 8.用FSM实现1011

  3. 所属分类：嵌入式

    • 发布日期：2010-01-13
    • 文件大小：47104
    • 提供者：zhu20082008zhu

  1. ORACLE9i_优化设计与系统调整

  2. 第一部分 ORACLE系统优化基本知识 23 第1章 ORACLE结构回顾 23 §1.1 Oracle数据库结构 23 §1.1.1 Oracle数据字典 23 §1.1.2 表空间与数据文件 24 §1.1.3 Oracle实例(Instance) 24 §1.2 Oracle文件 26 §1.2.1 数据文件 26 §1.2.2 控制文件 26 §1.2.3 重做日志文件 26 §1.2.4 其它支持文件 26 §1.3 数据块、区间和段 28 §1.3.1 数据块（data bloc

  3. 所属分类：Oracle

    • 发布日期：2010-01-16
    • 文件大小：451584
    • 提供者：yjhcwy

  1. uboott移植实验手册及技术文档

  2. 实验三 移植U-Boot-1.3.1 实验 【实验目的】 了解 U-Boot-1.3.1 的代码结构，掌握其移植方法。 【实验环境】 1、Ubuntu 7.0.4发行版 2、u-boot-1.3.1 3、FS2410平台 4、交叉编译器 arm-softfloat-linux-gnu-gcc-3.4.5 【实验步骤】 一、建立自己的平台类型 （1）解压文件 #tar jxvf u-boot-1.3.1.tar.bz2 （2）进入 U-Boot源码目录 #cd u-boot-1.3.1 （3）创

  3. 所属分类：Flash

    • 发布日期：2010-01-28
    • 文件大小：2097152
    • 提供者：yequnanren

  1. Latch up 的原理分析

  2. 图文并茂，解释了latch up产生的原因，并详细介绍了防止latch up 产生的方法

  3. 所属分类：嵌入式

    • 发布日期：2010-05-06
    • 文件大小：77824
    • 提供者：lglgliangg

  1. LED点阵矩阵时钟3216

  2. 16*32点阵数字钟及汉字显示 附：点阵时间显示源程序 //===================================================================================// //*标题:16*32点阵数字钟显示程序 //*说明:时钟信号产生采用DS1302,列采用74HC595驱动(共4个),行驱动采用4-16线译码器74LS154 //*功能:通过动态扫描显示时钟,可显示时,分,秒,日期中的月和日 //*作者:HEY //*日期:20

  3. 所属分类：专业指导

    • 发布日期：2011-04-04
    • 文件大小：1048576
    • 提供者：vipzhangjun

  1. Oracle DBA 参考手册

  2. 文档信息 2 目录 4 1. 前言 9 1.1. 成就DBA介绍 9 1.2. 我应该成为一名DBA么？ 9 1.3. 我怎样得到第一份DBA工作？ 10 1.3.1. 提示#1:接受教育。 11 1.3.2. 提示#2:锻炼成为DBA。 11 1.3.3. 提示#3:获得认证。 11 1.3.4. 提示#4:利用你现有的技能。 12 1.3.5. 提示#5:利用现在的机会。 12 1.3.6. 提示#6:寻找较低级的DBA职位。 12 1.4. 我刚得到我的第一份工作！现在该怎样？ 12 1

  3. 所属分类：Oracle

    • 发布日期：2012-09-26
    • 文件大小：868352
    • 提供者：mengba2020

  1. 深入解析Oracle.DBA入门进阶与诊断案例

  2. 　针对数据库的启动和关闭、控制文件与数据库初始化、参数及参数文件、数据字典、内存管理、Buffer Cache与Shared Pool原理、重做、回滚与撤销、等待事件、性能诊断与SQL优化等几大Oracle热点主题，本书从基础知识入手，深入研究相关技术，并结合性能调整及丰富的诊断案例，力图将Oracle知识全面、系统、深入地展现给读者。 　　本书给出了大量取自实际工作现场的实例，在分析实例的过程中，兼顾深度与广度，不仅对实际问题的现象、产生原因和相关的原理进行了深入浅出的讲解，更主要的是，结合

  3. 所属分类：Oracle

    • 发布日期：2012-10-13
    • 文件大小：92274688
    • 提供者：sdcpzzg

  1. oracle学习经典教程

  2. 目 录 TIANLESOFTWARE ORACLE 学习手册.......1 一. ORACLE 基础知识..24 1.1 ORACLE OLAP 与OLTP 介绍..................24 1.1.1 什么是OLTP ....25 1.1.2 什么是OLAP....26 1.1.3 在OLAP 系统中，常使用分区技术、并行技术....26 1.1.4 分开设计与优化..........................27 1.2 索引详解..................28

  3. 所属分类：Oracle

    • 发布日期：2013-04-16
    • 文件大小：47185920
    • 提供者：tp7309

  1. TianleSoftware Oracle中文学习手册

  2. 在Oracle 几年的学习中，做了很多的实验，也遇到了很多的问题， 在这个过程中，积累了一些学习文档。也更新到了blog上。 因为太多，不便于查阅。 根据自己对 Oracle 的理解，把这些 blog 进行了分类，并进行了一些整理，方便自己的查看。 这些文档中有很多内引用借鉴了前辈们的资料和google 上的一些信息。 如：eygle，君三思，谭怀远，陈吉平等前辈们的书籍和 blog。 感谢这些前辈们对中国 DB 事业做出的贡献。 在这里引用的内容也是完全出于学习。 没有其他用途，如有侵犯到版

  3. 所属分类：Oracle

    • 发布日期：2013-10-06
    • 文件大小：47185920
    • 提供者：kk44753888

  1. 摩托罗拉XTS3000写频软件

  2. Radio Configuration （电台配置） Radio Wide （电台范围） General （常规） Radio Cloning ：选中此项允许电台复制或被复制。两台电台之间通过一条特殊的电缆，完成 CodePlug 的复制。该过程不需要 CPS 。 CPS 也提供复制 Codeplug 的功能，但与此选项无关。 Block Pending CA/PC ：选中此项允许无人值守的电台忽略 Call Alert 和 Private Call 呼叫。 Maximum Channels

  3. 所属分类：其它

    • 发布日期：2015-05-08
    • 文件大小：35651584
    • 提供者：tanzeqi

  1. Verilog中latch锁存器的产生.docx

  2. 在很多地方都能看到，verilog中if与case语句必须完整，即if要加上else,case后要加上default语句，以防止锁存器的发生，接下来就来说说其中原因。

  3. 所属分类：硬件开发

    • 发布日期：2019-06-16
    • 文件大小：41984
    • 提供者：honjer

  1. Latch-up测试中负电流的影响和防护

  2. 阐述了在Latch-up测试中负电流的产生机理，以及芯片内部寄生双极晶体管对负电流的连锁反应机理，并以模拟电压缓冲器和线性稳压器为例分析了负电流对芯片可能造成的影响，最后提出了一系列在芯片内部可以采取的防护措施。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：227328
    • 提供者：weixin_38524246

  1. 显示/光电技术中的寄生双极型晶体管闩锁效应的影响

  2. 闩锁效应（Latch-Up Effect）。在N阱与P阱接触的地方存在着发生闩锁效应的危险。如图1中所示，存在于MOS晶体管结构中的两个寄生双极晶体管各自的基极分别与对方的集电极相连，形成了四层的晶闸管的结构。当其中一个晶体管的基－射结电压超过约0.6V时，晶问管将开启，从而导致yDD与yss短路，电路将失去功能。器件甚至可能被大电流所产生的热量所损坏。由于外延层掺杂浓度的减小，PNP晶体管基区Gummel值变小，相应的提高了PNP晶体管的电流增益。同时NPN晶体管的集电极的串联电阻Rev也会随

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：90112
    • 提供者：weixin_38517113

  1. EDA/PLD中的VHDL编码风格 --- 设计考虑

  2. 1. 在不是不得以的情况的话，不是用异步设计。而应该使用同步设计。2. 分割模块 把一个设计分割为几个易于管理的块，有利于团队工作。如果只有一个主要功能模块则分为几个子模块。遵循SPEC分割。3. 复位 要对DFF和LATCH进行复位。设计时采用异步复位。复位信号要直接连入FF。4. 对于FF的输出要用非阻塞语句。每个FF只能在一个always块中赋值。FF最好规定单沿触发。5. 有些地方也不一定要用非阻塞语句。比如要从一个时钟产生另一个时钟时： always (posedge clka)

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：36864
    • 提供者：weixin_38506852

  1. PCB技术中的Latch-Up(锁定)

  2. Latch-Up(锁定)是CMOS存在一种寄生电路的效应，它会导致VDD和VSS短路，使得晶片损毁，或者至少系统因电源关闭而停摆。这种效应是早期CMOS技术不能被接受的重要原因之一。在制造更新和充分了解电路设计技巧之后，这种效应已经可以被控制了。 CMOS电路之所以会产生Latch-Up效应，我们可以用图2.29来表示。在图中我们以剖面图来看一个CMOS反相器如何发生此效应，而且它是用P型阱制造生产。在这个图中，我们同时也描绘了寄生电路，它包含了两个BJT(一个纵向npn和一个横向pnp

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：32768
    • 提供者：weixin_38747917

  1. LATCH的产生

  2. 在VHDL的表述逻辑的PROCESS中,如果一个信号被条件调用或者,有信号在付值语句右侧出现,而这些信号又没有在敏感表中,则输出信号会形成LATCH.对输入信号很多的逻辑最好不要用process表达,而用When...ELSE 或With...select等其他.另外还有其他情况也可以生成latch.下面是一个例子....signal A : std_logic_vector( 3 downto 0);signal B : std_logic_vector( 2 downto 0);...pro

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：25600
    • 提供者：weixin_38611459

  1. 一种中速高模拟电压比较器的设计

  2. 1 引言 　　在A／D转换器中，比较器重要性能指标是工作速度、精度、功耗、输入失调电压、正反馈时产生的回程噪声等，这些指标影响和制约着整个A／D转换器的性能。高速比较器速度较快，一般采用锁存器(Latch)结构，但是失调和回程噪声较大，精度在8位以下，用于闪烁(Flash)、流水线(Pipeline)型等高速A/D转换器。高精度比较器可分辨小电压，但速度相对较慢，一般采用多级结构，且较高的精度决定失调校准的必要性。这里设计的比较器是用于输入范围2．5 V、速度1 MS／s、精度12位的逐次逼近

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：394240
    • 提供者：weixin_38735887

  1. 3个实用方法避免电路中的闩锁效应

  2. 闩锁效应 (Latch Up) 是在器件的电源引脚和地之间产生低阻抗路径的条件。这种情况将由触发事件（电流注入或过电压）引起，但一旦触发，即使触发条件不再存在，低阻抗路径仍然存在。这种低阻抗路径可能会由于过大的电流水平而导致系统紊流或灾难性损坏。在设计电路应用时，请确保应用于器件的电压和电流水平符合额定值要求。 　　在电路设计时, 可以考虑以下建议来防止闩锁问题。 　　1. 如果由于上电排序而发生闩锁，可以利用二极管与VDD串联如果任何时候器件的数字输入或输出都超过VDD，可以在VDD串联二

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：126976
    • 提供者：weixin_38570854

  1. 如何避免电路中的闩锁效应？

  2. 闩锁效应 (Latch Up) 是在器件的电源引脚和地之间产生低阻抗路径的条件。这种情况将由触发事件（电流注入或过电压）引起，但一旦触发，即使触发条件不再存在，低阻抗路径仍然存在。这种低阻抗路径可能会由于过大的电流水平而导致系统紊流或灾难性损坏。在设计电路应用时，需要确保应用于器件的电压和电流水平符合额定值要求。 　　在电路设计时, 可以考虑以下建议来防止闩锁问题。 　　1. 如果由于上电排序而发生闩锁，可以利用二极管与VDD串联。 　　如果任何时候器件的数字输入或输出都超过VDD，可以在

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：125952
    • 提供者：weixin_38747917

  1. 寄生双极型晶体管闩锁效应的影响

  2. 闩锁效应（Latch-Up Effect）。在N阱与P阱接触的地方存在着发生闩锁效应的危险。如图1中所示，存在于MOS晶体管结构中的两个寄生双极晶体管各自的基极分别与对方的集电极相连，形成了四层的晶闸管的结构。当其中一个晶体管的基－射结电压超过约0.6V时，晶问管将开启，从而导致yDD与yss短路，电路将失去功能。器件甚至可能被大电流所产生的热量所损坏。由于外延层掺杂浓度的减小，PNP晶体管基区Gummel值变小，相应的提高了PNP晶体管的电流增益。同时NPN晶体管的集电极的串联电阻Rev也会随

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：94208
    • 提供者：weixin_38628626
« 12 »