注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 超高概率硬件工程师笔试题

  2. 硬件笔试题 模拟电路 1、基尔霍夫定理的内容是什么？ 基尔霍夫定律包括电流定律和电压定律 电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。 电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出

  3. 所属分类：专业指导

    • 发布日期：2012-03-27
    • 文件大小：102400
    • 提供者：huangshuisheng

  1. Proteus仿真—40个单片机初学程序.

  2. 1． 闪烁灯 1． 　实验任务 如图4.1.1所示：在P1.0端口上接一个发光二极管L1，使L1在不停地一亮一灭，一亮一灭的时间间隔为0.2秒。 2． 　电路原理图 图4.1.1 3． 　系统板上硬件连线 把“单片机系统”区域中的P1.0端口用导线连接到“八路发光二极管指示模块”区域中的L1端口上。 4． 　程序设计内容 （1）． 延时程序的设计方法 作为单片机的指令的执行的时间是很短，数量大微秒级，因此，我们要求的闪烁时间间隔为0.2秒，相对于微秒来说，相差太大，所以我们在执行某一指令时，插

  3. 所属分类：硬件开发

    • 发布日期：2009-04-13
    • 文件大小：5242880
    • 提供者：q123456qpf

  1. ADI JTAG 仿真技术参考.pdf

  2. ADI JTAG 仿真技术参考pdf,ADI JTAG 仿真技术参考ANALOG DEVICES JTAG仿真器接口设计 GND1 2EMU no pin(key)3 4GND ADI TAG仿真器与DSP的接口是一个有14个 BTMSWDDIO5 6 TMS 引脚的JIAG仿真器插头。它与JTAG仿真器接 BTCK7 8 TCK 头相连。如果它没有连着JTAG仿真器的话,也 BTRST9 10 TRST BTDI 11 12 TDI 可以通过一个可选的局部(固定在用户板上)扫描 GND 13

  3. 所属分类：其它

    • 发布日期：2019-10-14
    • 文件大小：465920
    • 提供者：weixin_38743602

  1. Luminary Micro Stellaris系列LM3S308微控制器选型指南(周立功翻译).pdf

  2. Luminary Micro Stellaris系列LM3S308微控制器选型指南(周立功翻译)pdf,Luminary Micro Stellaris系列LM3S308微控制器选型指南(周立功翻译)LM3S308微挖制器 目录 关于本文档.17 读者. 17 关于本手册 17 相关文档 7 文档约定 1面画 ..17 结构概述 重日重重 19 1.1产品特性 19 1.2目标应用 23 1.3高级方框图 23 14功能概述 24 1.4.1 ARM Cortex TM-M3 25 142电机掉

  3. 所属分类：其它

    • 发布日期：2019-10-13
    • 文件大小：6291456
    • 提供者：weixin_38743481

  1. LUMINARY MICRO LM3S1850微控制器数据手册(周立功翻译).pdf

  2. LUMINARY MICRO LM3S1850微控制器数据手册(周立功翻译)pdf,LUMINARY MICRO LM3S1850微控制器数据手册(周立功翻译)LM3S1850微控制器 目录 关于本文档 1重日首■m 18 读者 18 关于本手册 18 相关文档 18 文档约定 18 1结构概述 20 1.1产品特性 20 1.2日标应用 25 1.3高级方框图 25 14功能概述 .26 1.4.1 ARM CortexTM-M3 iaiiaiiiiia .27 14.2电机控制外设 :. 2

  3. 所属分类：其它

    • 发布日期：2019-10-09
    • 文件大小：6291456
    • 提供者：weixin_38743737

  1. LUMINARY MICRO LM3S1637微控制器数据手册(周立功翻译).pdf

  2. LUMINARY MICRO LM3S1637微控制器数据手册(周立功翻译)pdf,LUMINARY MICRO LM3S1637微控制器数据手册(周立功翻译)LM3S1637微控制器 目录 关于本文档 20 读者. 20 关于本手册 20 相关文档 20 文档约定 1面画 ..20 结构概述 重日重重 .22 1.1产品特性 22 1.2目标应用 .27 1.3高级方框图 28 14功能概述 29 1.4.1 ARM Cortex TM-M3 30 142电机掉制外设 30 143模拟外设 3

  3. 所属分类：其它

    • 发布日期：2019-10-09
    • 文件大小：7340032
    • 提供者：weixin_38744435

  1. TI高精度实验室-压摆率 2.pdf.pdf

  2. TI高精度实验室-压摆率 2.pdfpdf,TI高精度实验室-压摆率 2.pdfBody Effect on Slew Rate Gate Drain ource Body P+ N-Well P-Substrate Body Capacitance 20pF 3 TEXAS INSTRUMENTS o Remember from the first slew rate video that each input pin of an op-amp is connected to a transi

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：1048576
    • 提供者：weixin_38743737

  1. SIMATIC S7-1200 2014 年 3 月版 S7-1200 系统手册更新信息[手册].pdf

  2. SIMATIC S7-1200 2014 年 3 月版 S7-1200 系统手册更新信息[手册]pdf,从Web服务器的“变量状态页面写入的警告 △ 警告 变量状态Web页面会将非预期值写入数据块变量 从变量状态Web服务器页面写入绝对数据块地址会损坏CPU中的存储器。 cPU的存储器损坏可能会导致过程中断,进而可能导致死亡、人员重伤和/或财产损失。 请勿使用“变量状态"( Variable status)页面以 DBX, DB[BWDL]mn形式的绝对寻址方式写入数据块变量。 数据块变量中仅写

  3. 所属分类：其它

    • 发布日期：2019-09-13
    • 文件大小：572416
    • 提供者：weixin_38744375

  1. 富士电机多功能型变频器FRENIC-MEGALite系列样本.pdf

  2. 富士电机多功能型变频器FRENIC-MEGALite系列样本pdf,本资料是关于富士电机高性能多功能型变频器FRENIC-MEGALite系列样本，更多详细内容请点击下载！FRENID MEGA LiiE ■广泛的用途 简单操作维护保养支持的提高 防止物品滑落的功能 具有利于速度指令工作的功能 搭载UsB接口实现Pc加载器简易信息管理!(选配件)型号:TPE1U 在上下撇运等过程中,提高了制动信号 将脉冲列翰入功能作为标准配置 提高现场作业性能 ●在生产现场,从操作面板上的US日接口可直接向计算

  3. 所属分类：其它

    • 发布日期：2019-09-13
    • 文件大小：2097152
    • 提供者：weixin_38743602

  1. FPGA入门教程.pdf

  2. 1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：6291456
    • 提供者：smart_devil

  1. EDA/PLD中的输入引脚的建立和保持时间要求

  2. 首先看看对输入引脚的建立和保持时间要求，图1所示的模型给出了一个包含数据和时钟路径的输入电路的例子。图中带方框的相位符号表示路径中可能包含延时或相位调整电路，如IDELAY和DCM等。 　　图1 包含数据和时钟路径的输入电路的例子 　　建立时间（Setup）的要求是对FPGA输入引脚的要求，它代表时钟和数据之间在引脚上的关系。“正”的建立时间要求表示数据必须在时钟到达FPGA引脚之前到达FPGA；“负”的建立时间要求表示数据可以在时钟到达FPGA引脚之后到达FPGA。在时钟路径中使用DOM

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：123904
    • 提供者：weixin_38625442

  1. 输入引脚的建立和保持时间要求

  2. 首先看看对输入引脚的建立和保持时间要求，图1所示的模型给出了一个包含数据和时钟路径的输入电路的例子。图中带方框的相位符号表示路径中可能包含延时或相位调整电路，如IDELAY和DCM等。 　　图1 包含数据和时钟路径的输入电路的例子 　　建立时间（Setup）的要求是对FPGA输入引脚的要求，它代表时钟和数据之间在引脚上的关系。“正”的建立时间要求表示数据必须在时钟到达FPGA引脚之前到达FPGA；“负”的建立时间要求表示数据可以在时钟到达FPGA引脚之后到达FPGA。在时钟路径中使用DOM

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：180224
    • 提供者：weixin_38614377