您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. CMOS VLSI设计原理和系统展望.pdf

  2. 第一章 CMOS电路基础知识 第二章 MOS管理论 第三章 CMOS工艺技术 第四章 电路特性和性能估计 第五章 CMOS电路和逻辑设计 第六章 结构化设计和测试 第七章 符号法版图设计系统 第八章 CMOS子系统设计 第九章 系统实例研究 附录 CMOS和uMOS倒相器噪声容限的计算
  3. 所属分类:硬件开发

    • 发布日期:2012-08-22
    • 文件大小:9437184
    • 提供者:yangshuyin520
  1. CMOS跨导运算放大器课程设计报告

  2. 运算放大器是许多模拟系统和混合信号系统中的一个完整部分。各种不同复杂程度的运放被用来实现各种功能:从直流偏置的产生到高速放大或滤波。伴随者每一代CMOS 工艺,由于电源电压和晶体管沟道长度的减小,为运放的设计不断提出复杂的课题。 运算放大器的设计可以分为两个较为独立的两个步骤。第一步是选择或搭建运放的基本结构,绘出电路结构草图。一般来说,决定好了电路结构以后,便不会更改了,除非有些性能要求必须通过改变电路结构来实现。 一旦结构确定,接着就要选择直流电流,手工设计管子尺寸,以及设计补偿电路等等,
  3. 所属分类:硬件开发

    • 发布日期:2013-01-19
    • 文件大小:1044480
    • 提供者:zhengzhihust
  1. CMOS基础及基本工艺流程

  2. 介绍CMOS基本工艺流程,包括扩散,光刻,刻蚀,离子注入等等
  3. 所属分类:专业指导

    • 发布日期:2009-01-05
    • 文件大小:2097152
    • 提供者:tjm888
  1. CMOS集成电路基本教程

  2. 关于CMOS的基础教程, 主要包括CMOS电路的原理,工艺等
  3. 所属分类:专业指导

    • 发布日期:2009-03-14
    • 文件大小:1048576
    • 提供者:zw_beyond
  1. 600V BC工艺及驱动

  2. 基于高压功率集成电路的关键参数性能要求和现有工艺条件,在国内 3 μm CMOS 工艺 基础上, 开发出 8 ~ 9 μm 薄外延上的 600 V LDMOS 器件及高低压兼容 BCD 工艺, 并设计出几款 600 V 高压半桥栅驱动电路 。该工艺在标准 3 μm 工艺基础上增加 N 埋层、P 埋层及 P-to p 层 , P 埋层和 P 阱对通隔离, 形成各自独立的 N-外延岛 。实验测试结果表明:LDM OS 管耐压达 680 V 以上 ,低压 NM OS 、PM OS 及 NPN 器件绝
  3. 所属分类:硬件开发

    • 发布日期:2019-04-09
    • 文件大小:979968
    • 提供者:u010823711
  1. 低压低功耗全摆幅CMOS运算放大器设计与仿真.pdf

  2. 低压低功耗全摆幅CMOS运算放大器设计与仿真pdf,ABSTRACT In recent years, more and more electronic products with battery supply are widely used, which cries for adopting low voltage analog circuits to reduce power consumption, therefore low voltage, low power analog circu
  3. 所属分类:其它

    • 发布日期:2019-09-14
    • 文件大小:3145728
    • 提供者:weixin_38744435
  1. CMOS工艺基础

  2. CMOS工艺基础vvvvvvvvvvvvvvvvvvvvvvvvvvvvvvvvvvvvv
  3. 所属分类:电信

    • 发布日期:2015-08-10
    • 文件大小:7340032
    • 提供者:qq_30487419
  1. 一款应用于物联网芯片的皮安级CMOS电压基准源

  2. 设计了一种应用于物联网芯片的极低功耗电压基准源。由于漏致势垒降低(Drain-Induced Barrier Lowering,DIBL)效应,栅致漏极泄漏(Gate-Induced Drain Leakage,GIDL)效应及栅-漏电容馈通效应的影响,传统的基于MOS管漏电流的皮安级电压基准源虽然可以实现较低的温度系数,但是线性调整率及电源抑制比(Power Supply Rejection Ratio,PSRR)过低,大大限制了其在具有高电源噪声的物联网芯片中的应用。在传统的双MOS管电压基
  3. 所属分类:其它

    • 发布日期:2020-10-15
    • 文件大小:501760
    • 提供者:weixin_38544625
  1. 模拟技术中的提高共源共栅CMOS功率放大器效率的方案

  2. 摘要:利用共源共栅电感可以提高共源共栅结构功率放大器的效率。这里提出一种采用共源共栅电感提高效率的5.25GHzWLAN的功率放大器的设计方案,使用CMOS工艺设计了两级全差分放大电路,在此基础上设计输入输出匹配网络,然后使用ADS软件进行整体仿真,结果表明在1.8V电源电压下,电路改进后与改进前相比较,用来表示功率放大器效率的功率附加效率(PAE)提高了两个百分比。最后给出了功放版图。   功率放大器是射频发射机中的必不可少组成部分,它的主要功能是提供整个通信系统在发射信号与接收信号时的运作
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:321536
    • 提供者:weixin_38509082
  1. 基础电子中的基于PLM1000的CRT电视机高清电视图像的方案

  2. PLM1000即在这一市场背景下适时出现,为普通CRT电视机提供高清晰度信号接口,使该电视机不需更新换代,即能收看高清节目。这种以低成本增加功能的方法,非常符合国情,适应广大低端用户的需求。   PLM1000芯片的主要特点   PLM1000系列高清晰度电视图像处理芯片,是一款采用0.18微米CMOS工艺、专为普通CRT电视机设计的模拟/数字混合处理芯片。它采用10bit信号量化、独创的输入信号格式自动检测和高质量的图像处理方案。   PLM1000芯片将输入的模拟电视信号数字化,再进行
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:148480
    • 提供者:weixin_38652147
  1. 元器件应用中的标准CMOS工艺集成肖特基二极管设计与实现

  2. 摘要:随着射频无线通讯事业的发展,高性能低成本的射频设计方案越来越受到人们的亲睐。肖特基势垒二极管在射频电路中是重要的元件组成,属于一种多数载流子器件,高频性能非常优越。本文主要介绍一种在标准CMOS工艺的基础上,提出的集成肖特基二极管设计方法,并且该方法在charted 0.35μm工艺中以MPW的方式得以实现。       为了使串联电阻有效的降低,特别在肖特基版图中采用交织的方法。通过对实测所设计的肖特基二极管,以所测得的C-V、I-V及S参数对肖特基二极管的势垒电压、饱和电流及反向击穿
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:279552
    • 提供者:weixin_38658086
  1. 提高共源共栅CMOS功率放大器效率的方案

  2. 利用共源共栅电感可以提高共源共栅结构功率放大器的效率。这里提出一种采用共源共栅电感提高效率的5.25GHzWLAN的功率放大器的设计方案,使用CMOS工艺设计了两级全差分放大电路,在此基础上设计输入输出匹配网络,然后使用ADS软件进行整体仿真,结果表明在1.8V电源电压下,电路改进后与改进前相比较,用来表示功率放大器效率的功率附加效率(PAE)提高了两个百分比。最后给出了功放版图。
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:215040
    • 提供者:weixin_38523251
  1. 模拟技术中的改进型CMOS电荷泵锁相环电路的应用设计

  2. 导读:本文首先介绍了锁相环系统的工作原理,其次重点分析了传统电荷泵电路存在的一些不理想因素,并在此基础上,提出了一种改进型的电荷泵电路,减小了锁相环的相位误差。此外,通过设计倍频控制模块,扩大了锁相环的锁频范围。   本文设计了一种宽频率范围的CMOS锁相环(PLL)电路,通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路,有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。   设计了一种倍频控制单元,通过编程锁频倍数和压控振荡器延迟单元的跨导,有效扩展了锁相
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:322560
    • 提供者:weixin_38673909
  1. 基础电子中的基于积累型MOS变容管的射频压控振荡器设计

  2. 引言  随着移动通信技术的发展,射频(RF)电路的研究引起了广泛的重视。采用标准CMOS工艺实现压控振荡器(VCO),是实现RF CMOS集成收发机的关键。过去的VCO电路大多采用反向偏压的变容二极管作为压控器件,然而在用实际工艺实现电路时,会发现变容二极管的品质因数通常都很小,这将影响到电路的性能。于是,人们便尝试采用其它可以用CMOS工艺实现的器件来代替一般的变容二极管,MOS变容管便应运而生了。  MOS变容管  将MOS晶体管的漏,源和衬底短接便可成为一个简单的MOS电容,其电容值随栅极
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:182272
    • 提供者:weixin_38651812
  1. 基础电子中的 一种1~3 GHz无电感型宽带低噪声放大器设计

  2. 随着卫星通信、调频技术等相关技术的发展,对射频前端特别是低噪声放大器的工作频带提出了更高的要求,传统的窄带低噪声放大器越来越受到限制。低噪声放大器位于射频的最前端,根据通道噪声系数的理论,低噪声放大器的增益和噪声系数对整个射频通道的噪声系数起着及其重要的作用。基于CMOS 工艺的低噪声放大器经过多年的发展,其噪声系数及增益都已经达到了很高的水平,但是其大多需要采用无源电感器件来实现。众所周知,基于CMOS 工艺的电感不仅占用较大的芯片面积,而且其品质因数性能也通常不会超过10。同时在一些大规模应
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:86016
    • 提供者:weixin_38673798
  1. 电源技术中的LDO 电压调整器的基础知识

  2. 第一讲 CMOS线性调整顺的基础知识   CMOS 线性调整器的历史并不悠久,是随着便携式电子仪器事业的成长而发展起来的。   由于CMOS 工艺应用于LSI、内存等大规模集成电路,正在日新月异地变得更微细化。应用微细化技术,CMOS 线性调整器实现了小型、低压差、低消耗电流等,作为便携式电子仪器的电源IC 被广泛应用。   ●与双极线性调整器的区别   通常CMOS 线性调整器与双极线性调整器相比消耗电流小。这是因为双极工艺属于电流驱动元件而CMOS工艺是电压驱动元件。(图1)
  3. 所属分类:其它

    • 发布日期:2020-11-04
    • 文件大小:83968
    • 提供者:weixin_38738506
  1. 电子测量中的超高速CMOS动态负载分频器设计及研究

  2. 摘要:在比较反转触发器(TFF)的各种结构的基础上,给出了一种单时钟信号控制实现超高速分频的电路结构,以及具体设计过程。分频器使用动态负载,输出两路互补信号。采用SMIC 0.18um 1P6M CMOS工艺,在电源电压为1.8 V的情况下,仿真实现了工作速度10 GHz(可工作频率范围为1~13.5 GHz)、功耗仅为3.1 mW的二分频器,可用于超高速锁相环、时钟数据恢复设计中。   0. 引言   分频电路在频率合成、光纤通信、无线通信等系统中有着广泛应用。在高速通讯系统中, 当数据传
  3. 所属分类:其它

    • 发布日期:2020-11-09
    • 文件大小:274432
    • 提供者:weixin_38659955
  1. 元器件应用中的CMOS工艺单片集成光电接收器

  2. 和利用双极工艺中隐埋层集电极实现探测器和接收器集成相比,利用CMOS工艺集成探测器接收器所需的额外工艺 步骤要少得多。利用自备低掺杂衬底,在双阱工艺基础上只需一层额外掩模版以掩蔽二极管区调整栅开启电压的 掺杂过程。为了得到较宽的耗尽区宽度以提高探测器速度和响应度,较低的外延层掺杂浓度是必需的。双极工艺中改变掺杂浓度会由于Kirk效应引起 电流增益和晶体管频率的下降,而在CMOS工艺中,由于N沟和P沟器件分别制作在阱中,因此外延层掺杂浓度的减 小对晶体管特性的影响较小。   图1是单电源工作的探
  3. 所属分类:其它

    • 发布日期:2020-11-14
    • 文件大小:123904
    • 提供者:weixin_38714162
  1. 基础电子中的双极型微电子技术简介

  2. 双极型制造工艺是早期集成电路产品所应用的唯一工艺。随着微电子工艺的发展,双极型工艺逐渐被MOS工艺所代替。在20世纪70年代,CMOS工艺逐渐成为主流微电子制造工艺。在过去的30多年中,CMOS工艺有了很大的发展,但是双极型工艺始终没有较大的进步。由于双极型工艺过程复杂、成本高、集成度低,在现代的超大规模集成电路中己经很少单独使用。但是,双极型工艺速度快、较大的电流驱动能力等特点是CMOS工艺所达不到的。在某些情况下,作为CMOS工艺的补充,双极型工艺仍然被少量地使用。   双极型三极管是双极
  3. 所属分类:其它

    • 发布日期:2020-11-13
    • 文件大小:161792
    • 提供者:weixin_38697471
  1. CMOS集成电路工艺体硅CMOS工艺设计中阱工艺的选择

  2. (1) p阱工艺 实现CMOS电路的工艺技术有多种。CMOS是在PMOS工艺技术基础上于1963年 发展起来的,因此采用在n型衬底上的p阱制备NMOS器件是很自然的选择。由于氧化层中正电荷的作用以及负的金属(铝)栅与衬底的功函数差,使得在没有沟道离子注入技术的条件下,制备低阈值电压(绝对值)的PMOS器件和增强型NMOS器件相当困难。于是,采用轻掺杂的n型衬底制备PMOS器件,采用较高掺杂浓度扩散的p阱做NMOS器件,在当时成为最佳的工艺组合。 考虑到
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:88064
    • 提供者:weixin_38712092
« 12 3 4 5 6 »