点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - PCB技术中的电路板设计可测试性技术
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
高速PCB设计指南.pdf
高速PCB设计指南之一 第一篇 PCB布线 第二篇 PCB布局 第三篇 高速PCB设计 高速PCB设计指南之二 第一篇 高密度(HD)电路的设计 第二篇 抗干扰 第三篇 印制电路板的可靠性设计-去耦电容配置 第四篇 电磁兼容性和PCB设计约束 高速PCB设计指南之三 第一篇 改进电路设计规程提高可测试性 第二篇 混合信号PCB的分区设计 第三篇 蛇形走线有什么作用? 第四篇 确保信号完整性的电路板设计准则 高速PCB设计指南之四 第一篇 印制电路板的可靠性设计 …… 高速PCB设计指南之五 第
所属分类:
硬件开发
发布日期:2009-10-06
文件大小:746496
提供者:
strong987
pads9.0电子设计软件
PADS 9.0版产品的出现标志着下一代PADS流程技术的诞生。与以往的旧产品相比, PADS 9.0修复和改善了之前版本软件的不足和缺点,集成了许多全新的功能,拥有了更高的可扩展性和集成度,从而使设计者能够结合Mentor Graphics众多独特的创新技术,实现设计、分析、制造和多平台的协作。而且, 与PADS 9.0的可扩展定制流程策略相对应,Mentor Graphics提供了一系列预置的PADS套件,使之能够满足各种产品设计不同的技术要求,然而代价却十分低廉。LS和ES产品包就是因应
所属分类:
嵌入式
发布日期:2009-12-15
文件大小:29696
提供者:
cadeda2009
PCB设计规范2010最新版-很清晰!
第一篇 PCB布线 第二篇 PCB布局 第三篇 高速PCB设计 第四篇 电磁兼容性和PCB设计约束 第五篇 高密度(HD)电路的设计 第六篇 抗干扰部分 第七篇 印制电路板的可靠性设计-去耦电容配置 第八篇 .... 第九篇 改进电路设计规程提高可测试性 第十篇 混合信号PCB的分区设计 第十一篇 蛇形走线有什么作用? 第十二篇 确保信号完整性的电路板设计准则 第十三篇 印制电路板的可靠性设计 第十四篇 磁场屏蔽 第十五篇 设备内部的布线 第十六篇 屏蔽电缆的接地 第十七篇 如何提高电子产品的
所属分类:
硬件开发
发布日期:2011-01-06
文件大小:906240
提供者:
allankevinliu
PCB设计规范2010最新版
PCB设计规范2010最新版 目录 第一篇 PCB布线 第二篇 PCB布局 第三篇 高速PCB 设计 第四篇 电磁兼容性和 PCB设计约束 第五篇 高密度(HD)电路的设计 第六篇 抗干扰部分 第七篇 印制电路板的可靠性设计-去耦电容配置 第八篇 .... 第九篇 改进电路设计规程提高可测试性 第十篇 混合信号 PCB的分区设计 第十一篇 蛇形走线有什么作用? 第十二篇 确保信号完整性的电路板设计准则 第十三篇 印制电路板的可靠性设计 第十四篇 磁场屏蔽 第十五篇 设备内部的布线 第十六篇 屏
所属分类:
硬件开发
发布日期:2011-12-16
文件大小:906240
提供者:
davidzzu
PCB设计规范
第一篇 PCB布线 第二篇 PCB布局 第三篇 高速PCB设计 第四篇 电磁兼容性和PCB设计约束 第五篇 高密度(HD)电路的设计 第六篇 抗干扰部分 第七篇 印制电路板的可靠性设计-去耦电容配置 第八篇 .... 第九篇 改进电路设计规程提高可测试性 第十篇 混合信号PCB的分区设计 第十一篇 蛇形走线有什么作用? 第十二篇 确保信号完整性的电路板设计准则 第十三篇 印制电路板的可靠性设计 第十四篇 磁场屏蔽 第十五篇 设备内部的布线 第十六篇 屏蔽电缆的接地 第十七篇 如何提高电子产品的
所属分类:
硬件开发
发布日期:2012-08-17
文件大小:906240
提供者:
b13470019405
高速PCB 设计指南
高速PCB设计指南之一 第一篇 PCB布线 第二篇 PCB布局 第三篇 高速PCB设计 高速PCB设计指南之二 第一篇 高密度(HD)电路的设计 第二篇 抗干扰3(部分) 第三篇 印制电路板的可靠性设计-去耦电容配置 第四篇 电磁兼容性和PCB设计约束(缺具体数据) 高速PCB设计指南之三 第一篇 改进电路设计规程提高可测试性 第二篇 混合信号PCB的分区设计 第三篇 蛇形走线有什么作用? 第四篇 确保信号完整性的电路板设计准则 高速PCB设计指南之四 第一篇 印制电路板的可靠性设计 高速PC
所属分类:
硬件开发
发布日期:2009-03-11
文件大小:921600
提供者:
woocooking
手工焊接PCB电路板培训基础知识.pdf
手工焊接PCB电路板培训基础知识pdf,手工焊接PCB电路板培训基础知识安徽枕子种技有的公司接培动于册 连接器 ——于上的汕渍和污迹会阴碍顺利的焊接 —焊点的周同将被氧化,最外层将被损害 手指印对组件,焊点有腐蚀的危险 b.对静电敏感的PCB;组件等要戴静电环,并保证静电环的有效性. 2.焊接方法 测试腕环,焊接前把腕环带好.并俣证静电环的有效性. 2.座椅调节至适合自己的高度,坐在座椅上姿势端正,两胧正放在桌面下,身体不要 靠在座椅上 3.焊接前或焊接过程中都媭随时清洁烙铁头的焊锡残渣. 4.
所属分类:
其它
发布日期:2019-09-14
文件大小:1048576
提供者:
weixin_38743481
系统手册 SIRIUS ACT 3SU1 按钮和信号设备[手册].pdf
系统手册 SIRIUS ACT 3SU1 按钮和信号设备[手册]pdf,法律资讯 警告提示系统 为了您的人身安全以及避免财产损失,必须注意本手册中的提示。人身安全的提示用一个警告三角表示,仅 与财产损失有关的提示不带警告三角。警告提示根据危险等级由高到低如下表示。 △危险 表示如果不采取相应的小心措施,将会导致死亡或者严重的人身伤害。 △警告 表示如果不采取相应的小心措施,可能导致死亡或者严重的人身伤害 △小心 表示如果不采取相应的小心措施,可能导致轻微的人身伤害。 注意 表示如果不采取相应的小
所属分类:
其它
发布日期:2019-09-14
文件大小:23068672
提供者:
weixin_38743506
Protel DXP 教程_604790.pdf
Protel DXP 教程_604790第1章 Protel DXP介 使用 下对 protel DXP的原理图设计系统和印制电路板设计系统的特点作一下简要介纽。 12.1原理图设计系统 Protel Dxp的原理图编辑器为用户提共高速、智能的原理图编辑于段,在 Protel dxp 的原理图编辑器内,可以输出设计κB板所必耑的网络表文件,可以设定B板设计的电 气法则,丕可以根据用户的要求,锎出令用户满意的原埋饜设计图纸。 Protel DXp提供了丰宫的元件阵,在它的元侶阵甲,用户可以找到所怼
所属分类:
嵌入式
发布日期:2019-09-04
文件大小:56623104
提供者:
y1016354741
华为EMC资料.PDF
华为的关于EMC设计的总结和推广,供一些硬件工程师做设计时参考。内部公开 斗为不PCB的EMC设计指的 EMCPCBOOO1 修订记录 日期 修订版本描述 作者 2000/09/01100 初稿完成 EMC特别工作小组 2000-09-0)1 版权所有,侵权必究 第2页,共94页 内部公开 斗为不PCB的EMC设计指的 EMCPCBOOO1 目录 前言 8 第一部分布局 10 1,层的设置 0 1.1合理的层数 10 1.1.1Vcc、GND的层数 .,,,,,,,,,10 1.1.2信号层数
所属分类:
硬件开发
发布日期:2019-07-28
文件大小:2097152
提供者:
zmmcoco
PCB技术中的电路板改板设计中的可测试性技术
电路板制板可测试性的定义可简要解释为:电路板测试工程师在检测某种元件的特性时应该尽可能使用最简单的方法来测试,以确定该元件能是否到达预期的功能需求。进一步含义即: 1 检测产品是否符合技术规范的方法简单化到什么程度? 2 编制测试程序能快到什么程度? 3 发现产品故障全面化到什么程度? 4 接入测试点的方法简单化到什么程度? 过去,若某一产品在上一测试点不能测试,那么这个问题就被简单地推移到直一个测试点上去。如果产品缺陷在生产测试中不能发现,则此缺陷的识别与诊断也会
所属分类:
其它
发布日期:2020-11-06
文件大小:50176
提供者:
weixin_38563525
PCB技术中的电路板设计可测试性技术
电路板制板可测试性的定义可简要解释为:电路板测试工程师在检测某种元件的特性时应该尽可能使用最简单的方法来测试,以确定该元件能是否到达预期的功能需求。进一步含义即: 1 检测产品是否符合技术规范的方法简单化到什么程度? 2 编制测试程序能快到什么程度? 3 发现产品故障全面化到什么程度? 4 接入测试点的方法简单化到什么程度? 过去,若某一产品在上一测试点不能测试,那么这个问题就被简单地推移到直一个测试点上去。如果产品缺陷在生产测试中不能发现,则此缺陷的识别与诊断也会
所属分类:
其它
发布日期:2020-11-06
文件大小:50176
提供者:
weixin_38673798
嵌入式系统/ARM技术中的微处理器和JTAG总线桥接接口
数字逻辑设计人员在实现设计目标时有不少工具可用。为适应所需的大量逻辑数和数据率,设计人员可选用FPGA。FPGA在相对小的空间内,以多引脚数封装提供巨大数量的数字逻辑门。 在印刷电路板(PCB)放置多个多引脚FPGA和其他器件,确保所有互连的完整无损是比较困难的。在制造中用X射线技术可以检验大概的互连问题, 而需要更精确的方法来检测制造、调试和复杂PCB更换的互连问题。 一种方法是JTAG(IEEE1149.1)技术。JTAG(联合测试行动组)功能包括基本的输入/输出边界扫描控制
所属分类:
其它
发布日期:2020-11-19
文件大小:101376
提供者:
weixin_38619613
PCB技术中的基于FPGA的PCB测试机硬件电路设计
摘要:为了提高PCB 测试机的测试速度,简化电路板的设计,提高系统的可重构性和测试算法移植的方便性,提出了一种基于FPGA的PCB测试机的硬件控制系统设计方案。 设计中选用Altera公司的现场可编程门阵列(FPGA)EP1K50,利用EDA设计工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述语言,完成了控制系统的硬件设计及调试,解决了由常规电路难以实现的问题。 关键词:PCB 测试;可重构FPGA ;PC104 总线;Verilog 引言
所属分类:
其它
发布日期:2020-12-07
文件大小:93184
提供者:
weixin_38531210
可制造性设计DFM在PCB设计中的应用优势
印制电路板(以下简称PCB)设计是表面组装技术的重要组成之一。PCB设计质量是衡量表面组装技术水平的一个重要标志,是保证表面组装质量的首要条件之一。 可制造性设计DFM(Design for Manufacturing)是保证PCB设计质量有效的方法。DFM是将产品的工程要求与制造能力相匹配,以达到成本、 产量并加快产品面市时间的设计实践和流程。DFM从产品开发设计时起,就考虑到可制造性和可测试性,使设计和制造之间紧密联系,实现从设计到制造成功的目的。DFM具有缩短开发周期、降低成本、提高产品
所属分类:
其它
发布日期:2021-01-19
文件大小:59392
提供者:
weixin_38506798